AI半導体の供給網で、ボトルネックの位置が変わりつつある。問題は最先端のウエハーやHBM（高帯域幅メモリー）だけではない。複数の演算チップレットとHBMを1つのパッケージに組み上げる「先端パッケージング」も、製品出荷を左右する重要な制約になっている。

この分野で現在の主流が、TSMCのCoWoS（Chip-on-Wafer-on-Substrate）だ。だが、AIアクセラレーター向けの需要が急増し、CoWoSの生産枠は大きく埋まっている。Intelはこの状況を好機とみて、改良版のEMIB-Tを大型AIチップ向けの第2の選択肢として提案している。

重要なのは、IntelがEMIB-TをCoWoSの万能な置き換えとして示しているわけではない点だ。最大の配線密度を必要とする製品ではCoWoSが優位に立つ可能性がある。一方で、パッケージの大型化、コスト、供給元の分散を重視するカスタムASIC（特定用途向け半導体）では、EMIB-Tが有力な補完策になり得る。

EMIB-TとCoWoSは、そもそも構造が違う

TSMCのCoWoSは一般に、ロジックチップとHBMの下に広い高密度配線層を置く。CoWoS-Sは全面的なシリコンインターポーザーを使い、CoWoS-Lは再配線層（RDL）を用いたインターポーザーに局所的なシリコンブリッジを組み合わせる構造だ。この方式によって、CoWoSは高帯域のGPUとHBMを統合する主要な選択肢となっている。3336

一方、IntelのEMIBは、隣接するチップ同士に高密度接続が必要な箇所だけ、オーガニック基板の内部に小さなシリコンブリッジを埋め込む。EMIB-Tでは、さらにブリッジ自体にTSV（シリコン貫通ビア）を加える。これにより、パッケージ全体を覆う大型インターポーザーを使わずに、複雑な異種チップ統合に必要な電力と信号の垂直供給を改善することを狙う。53435

両者の違いを整理すると、次のようになる。

• CoWoS： パッケージ全体に広く高密度な配線基盤を形成するため、ロジックとHBMの間で最大級の帯域密度を必要とする設計に向く。
• EMIB-T： 必要な場所に局所的なブリッジを配置し、複数のチップレットやHBMスタックを柔軟に組み合わせやすい。
• トレードオフ： EMIB-Tでは、より多くの配線と電力供給を基板側が担う。CoWoSはAI・HBM向けの大規模量産で先行している。3641

Intelの狙いは「大型化」と「インターポーザー削減」

Intelは、120×120ミリメートルを超えるEMIB-T構成について説明している。そこでは、9個を超えるレチクル相当のシリコン、最大12個のHBMモジュール、4個の高密度演算チップレット、20個を超えるブリッジを統合できるとされる。これは、大型AIアクセラレーターやHBMを多用するカスタムASICに対応し得る規模だ。1132

ただし、パッケージが大きいことだけで、EMIB-Tの優位性が決まるわけではない。TSMCのCoWoS-Lは現在、レチクルの約5.5倍に相当するパッケージをサポートすると報じられており、TSMCは今後、10年代後半に14倍を超える規模へ拡張するロードマップも示している。したがってEMIB-Tの主な訴求点は、あらゆる指標でのサイズ優位ではなく、モジュール性、製造コストの可能性、そして別の供給ルートを持てることにある。33

業界報道では、EMIB-TのコストがCoWoSより最大50％低くなる可能性や、パッケージ歩留まりが90％に近づいているとの推定も出ている。しかし、これらは独立した同条件の量産実績としてIntelや顧客が開示した数字ではない。基板の歩留まりが依然として主要な課題とされていることも踏まえ、現時点では目標値または業界推定として見る必要がある。1631

採用・評価企業はどこまで進んでいるのか

公開情報から確認できる企業の状況は、「公表された支持」と「報道ベースの関心・評価」を分けて見るべきだ。

MediaTek：両方式への対応を公表

台湾の半導体設計会社MediaTekは、TSMCのCoWoSとIntelのEMIBの双方をサポートし、顧客が方式を選べると公表している。Reutersによると、MediaTekはカスタムシリコンの提供において両技術を扱う方針だ。17

別の業界報道では、MediaTekが大型AI ASICでCoWoSとEMIB-Tを並行利用する計画だとされる。確実に言えるのは、MediaTekが両プラットフォームへの対応を公に認めていることだ。個別の顧客案件でどちらにどれだけ配分されるかは、なお不透明である。18

BroadcomとMeta：評価を進めていると報道

BroadcomとMetaについては、コスト削減や供給元の分散を理由に、EMIBまたはCoWoSからの一部移行を評価していると報じられている。ただし、両社について高数量のEMIB-T量産受注が公表されたことを示す証拠は、確認された情報の中にはない。1824

Google：関心は強いが、確定契約は未公表

複数の報道は、Googleの次世代TPUとIntelのパッケージングを結び付けている。Intelが将来世代のGoogle製品向けにパッケージングを選定された、または発注を受けたとする情報もある一方、採用が見込まれる段階だとする報道もある。

IntelとGoogleが、確認した情報の中で決定的な量産契約の条件を公表していないため、Googleは「有力な採用候補」と分類するのが妥当だ。現時点で確認済みのEMIB-T顧客と断定することはできない。192123

Nvidia：関心は報じられるが、EMIB-T受注は未公表

CoWoSの供給が逼迫するなか、NvidiaもEMIB-Tに関心を示していると報じられている。ただし、引用された情報の中に、NvidiaがEMIB-Tで高数量の量産受注を公表した事実はない。

Nvidiaは依然としてTSMCのCoWoS能力を最も多く利用する企業とみられている。そのため、最高性能の製品ではCoWoSを使い続けるとしても、追加のパッケージング選択肢を調査する動機はある。1842

Amazon：AWS Trainium 3での利用が報道

AmazonのAIアクセラレーター、AWS Trainium 3は、EMIB-Tの利用候補として報じられている。ただし、確認した情報の中でAmazonまたはIntelがこの計画を公に認めたわけではない。現時点では、発表済みの量産プログラムではなく「報道された採用候補」と見るべきだ。21

SK hynix：HBM統合を試験中と報道

SK hynixは、自社のHBMを使ったIntelのEMIBベース2.5Dパッケージングを試験し、将来の量産を視野に材料やサプライヤーも検討していると報じられている。これは技術評価や協業の兆候ではあるが、Intelのパッケージングサービスを高数量で購入する確約を意味しない。25

現時点の状況をまとめると、以下の通りだ。

• 公表された対応： MediaTekはCoWoSとEMIBの双方をサポート。
• 評価・関心が報じられている企業： Broadcom、Meta、Nvidia、SK hynix。
• 採用候補として報じられている企業： Google、Amazon。
• 公表済みの高数量EMIB-T受注： 確認された情報では未確立。

CoWoSの供給制約がIntelに機会を与える理由

市場予測には幅があるが、CoWoSの需給が厳しいことを示す数字は多い。KGIは、TSMCのCoWoS年産能力を2025年の約67万枚から2026年には約100万枚へ増えると推定している。さらに、2026年のTSMCの能力の約65％をNvidiaが占めると見積もる。42

一方、別の予測では、2026年の能力を約127万5,000枚、2027年を約231万枚とする、より強気な数字も出ている。こうした差は、能力の定義、増産の時期、CoWoSの各バリエーションをどこまで含めるかが異なるためだ。いずれも確定した市場総計ではなく、予測値として扱う必要がある。1648

Morgan Stanleyに基づく業界予測では、主要顧客のCoWoS需要は2026年に約138万4,000枚、2027年に約268万2,000枚へ増えるとされる。TSMCが能力を増強しても、需要が供給を上回る可能性を示す数字だ。1648

Nvidiaの配分比率も、資料によって異なる。KGIは2026年のTSMC CoWoS能力に占めるNvidiaの割合を約65％と推定している。一方、別の報道では、2027年まで約50％以上を確保するとされる。これらはアナリストや業界関係者による推定であり、TSMCが公表した配分比率ではない。また、世界全体の需要に対する割合なのか、TSMCの能力に対する割合なのか、特定のCoWoS品種に対する割合なのかによっても数字は変わる。264243

さらに、顧客の集中度も大きい。推定が正しければ、2025年にはNvidia、Google、AMD、Amazonの4社だけでCoWoSパッケージ能力の90％超を消費したことになる。先端ロジックの生産に比べ、パッケージングとHBMに需要が集中している構図だ。44

なぜ顧客は「第2のパッケージングルート」を求めるのか

1. 生産枠と納期のリスク

演算チップとHBMを確保できても、パッケージングの生産枠がなければ製品は出荷できない。CoWoSの能力が2026年まで大量に予約されているとの報道があるなか、パッケージングは最終組立の細部ではなく、AIチップの生産そのものを制限する工程になっている。4546

2. コスト低減の可能性

全面的なシリコンインターポーザーではなく、必要な箇所だけにブリッジを使えば、使用するシリコン面積を抑えられる可能性がある。その分、パッケージコストの低下が期待できる。

ただし、実際のコストは基板の複雑さ、歩留まり、組立工程、製品設計によって変わる。報道された「50％削減」は、すべての顧客に保証される結果ではなく、業界推定または目標として受け止めるべきだ。631

3. カスタムAI ASICとの相性

クラウド事業者や半導体設計会社は、演算チップレット、I/O、HBMの組み合わせが製品ごとに異なるカスタムアクセラレーターを開発している。大きなパッケージ上に複数の局所的な高密度接続を配置する設計では、EMIB-Tのブリッジ方式が魅力になる可能性がある。

一方、均一で最大級の配線密度や、成熟したHBM統合を最優先する設計では、CoWoSが引き続き有力だ。特に最高性能のAIトレーニング向けプロセッサーと、コストや大型化を重視するカスタム設計では、両方式の使い分けが進む可能性がある。3637

4. サプライヤーの分散

Intelを新たに認定すれば、顧客は先端パッケージングのエコシステムをもう1つ確保できる。将来の生産能力を計画する際に、単一プラットフォームへの依存を下げ、長期的な供給枠の交渉力を高められる。

これは、顧客がTSMCを一斉に離れるという意味ではない。製品によってCoWoSを使い続けながら、別の製品や追加需要をEMIB-Tへ振り分ける、デュアルソース戦略が現実的だ。

IntelのEMIB-T事業はいつ収益化するのか

Intelは、EMIB-Tを含む先端パッケージング事業の売上が2027年後半に立ち上がり、2028年には定常的な収益貢献となり、2029年に本格化すると説明している。34

IntelのCFOであるDave Zinsner氏は、先端パッケージングについて、顧客1社あたり年間数十億ドル規模になり得る契約に言及している。ただし、顧客名、数量、契約済みの収益条件は十分に開示されていない。83

つまり、機会の規模は大きいものの、事業化はまだ実行次第だ。Intelが報道された関心を実際の設計採用へ転換し、基板とパッケージの安定した歩留まりを達成し、予定通りに量産能力を拡大できるかが焦点になる。

結論：短期的には「置き換え」より共存

EMIB-Tの近い将来の役割は、CoWoSを全面的に置き換えることではなく、補完することになる可能性が高い。

CoWoSには、最先端AI・HBMパッケージでの実績と大規模な量産基盤がある。EMIB-Tは、追加の供給能力が必要な顧客、非常に大型で異種チップを組み合わせる設計、コスト低減を重視するカスタムASIC、そしてサプライヤー間の交渉力を高めたい企業に別の道を提供する。

勝負を決めるのは、Intelが技術資料で大型パッケージを示せるかどうかだけではない。2027年の売上立ち上がりまでに、顧客が評価段階から再現性のある高数量生産へ移行できるかが本当の試金石となる。

現時点でEMIB-Tは、CoWoSに対する信頼できる代替候補であり、競争圧力を高める存在だ。しかし、CoWoSを市場全体で置き換える実証済みの後継技術と呼ぶには、まだ量産実績と顧客契約の積み上げが必要である。

AI半導体の供給網で、ボトルネックの位置が変わりつつある。問題は最先端のウエハーやHBM（高帯域幅メモリー）だけではない。複数の演算チップレットとHBMを1つのパッケージに組み上げる「先端パッケージング」も、製品出荷を左右する重要な制約になっている。

この分野で現在の主流が、TSMCのCoWoS（Chip-on-Wafer-on-Substrate）だ。だが、AIアクセラレーター向けの需要が急増し、CoWoSの生産枠は大きく埋まっている。Intelはこの状況を好機とみて、改良版のEMIB-Tを大型AIチップ向けの第2の選択肢として提案している。

重要なのは、IntelがEMIB-TをCoWoSの万能な置き換えとして示しているわけではない点だ。最大の配線密度を必要とする製品ではCoWoSが優位に立つ可能性がある。一方で、パッケージの大型化、コスト、供給元の分散を重視するカスタムASIC（特定用途向け半導体）では、EMIB-Tが有力な補完策になり得る。

EMIB-TとCoWoSは、そもそも構造が違う

TSMCのCoWoSは一般に、ロジックチップとHBMの下に広い高密度配線層を置く。CoWoS-Sは全面的なシリコンインターポーザーを使い、CoWoS-Lは再配線層（RDL）を用いたインターポーザーに局所的なシリコンブリッジを組み合わせる構造だ。この方式によって、CoWoSは高帯域のGPUとHBMを統合する主要な選択肢となっている。3336

一方、IntelのEMIBは、隣接するチップ同士に高密度接続が必要な箇所だけ、オーガニック基板の内部に小さなシリコンブリッジを埋め込む。EMIB-Tでは、さらにブリッジ自体にTSV（シリコン貫通ビア）を加える。これにより、パッケージ全体を覆う大型インターポーザーを使わずに、複雑な異種チップ統合に必要な電力と信号の垂直供給を改善することを狙う。53435

両者の違いを整理すると、次のようになる。

• CoWoS： パッケージ全体に広く高密度な配線基盤を形成するため、ロジックとHBMの間で最大級の帯域密度を必要とする設計に向く。
• EMIB-T： 必要な場所に局所的なブリッジを配置し、複数のチップレットやHBMスタックを柔軟に組み合わせやすい。
• トレードオフ： EMIB-Tでは、より多くの配線と電力供給を基板側が担う。CoWoSはAI・HBM向けの大規模量産で先行している。3641

Intelの狙いは「大型化」と「インターポーザー削減」

Intelは、120×120ミリメートルを超えるEMIB-T構成について説明している。そこでは、9個を超えるレチクル相当のシリコン、最大12個のHBMモジュール、4個の高密度演算チップレット、20個を超えるブリッジを統合できるとされる。これは、大型AIアクセラレーターやHBMを多用するカスタムASICに対応し得る規模だ。1132

ただし、パッケージが大きいことだけで、EMIB-Tの優位性が決まるわけではない。TSMCのCoWoS-Lは現在、レチクルの約5.5倍に相当するパッケージをサポートすると報じられており、TSMCは今後、10年代後半に14倍を超える規模へ拡張するロードマップも示している。したがってEMIB-Tの主な訴求点は、あらゆる指標でのサイズ優位ではなく、モジュール性、製造コストの可能性、そして別の供給ルートを持てることにある。33

業界報道では、EMIB-TのコストがCoWoSより最大50％低くなる可能性や、パッケージ歩留まりが90％に近づいているとの推定も出ている。しかし、これらは独立した同条件の量産実績としてIntelや顧客が開示した数字ではない。基板の歩留まりが依然として主要な課題とされていることも踏まえ、現時点では目標値または業界推定として見る必要がある。1631

採用・評価企業はどこまで進んでいるのか

公開情報から確認できる企業の状況は、「公表された支持」と「報道ベースの関心・評価」を分けて見るべきだ。

MediaTek：両方式への対応を公表

台湾の半導体設計会社MediaTekは、TSMCのCoWoSとIntelのEMIBの双方をサポートし、顧客が方式を選べると公表している。Reutersによると、MediaTekはカスタムシリコンの提供において両技術を扱う方針だ。17

別の業界報道では、MediaTekが大型AI ASICでCoWoSとEMIB-Tを並行利用する計画だとされる。確実に言えるのは、MediaTekが両プラットフォームへの対応を公に認めていることだ。個別の顧客案件でどちらにどれだけ配分されるかは、なお不透明である。18

BroadcomとMeta：評価を進めていると報道

BroadcomとMetaについては、コスト削減や供給元の分散を理由に、EMIBまたはCoWoSからの一部移行を評価していると報じられている。ただし、両社について高数量のEMIB-T量産受注が公表されたことを示す証拠は、確認された情報の中にはない。1824

Google：関心は強いが、確定契約は未公表

複数の報道は、Googleの次世代TPUとIntelのパッケージングを結び付けている。Intelが将来世代のGoogle製品向けにパッケージングを選定された、または発注を受けたとする情報もある一方、採用が見込まれる段階だとする報道もある。

IntelとGoogleが、確認した情報の中で決定的な量産契約の条件を公表していないため、Googleは「有力な採用候補」と分類するのが妥当だ。現時点で確認済みのEMIB-T顧客と断定することはできない。192123

Nvidia：関心は報じられるが、EMIB-T受注は未公表

CoWoSの供給が逼迫するなか、NvidiaもEMIB-Tに関心を示していると報じられている。ただし、引用された情報の中に、NvidiaがEMIB-Tで高数量の量産受注を公表した事実はない。

Nvidiaは依然としてTSMCのCoWoS能力を最も多く利用する企業とみられている。そのため、最高性能の製品ではCoWoSを使い続けるとしても、追加のパッケージング選択肢を調査する動機はある。1842

Amazon：AWS Trainium 3での利用が報道

AmazonのAIアクセラレーター、AWS Trainium 3は、EMIB-Tの利用候補として報じられている。ただし、確認した情報の中でAmazonまたはIntelがこの計画を公に認めたわけではない。現時点では、発表済みの量産プログラムではなく「報道された採用候補」と見るべきだ。21

SK hynix：HBM統合を試験中と報道

SK hynixは、自社のHBMを使ったIntelのEMIBベース2.5Dパッケージングを試験し、将来の量産を視野に材料やサプライヤーも検討していると報じられている。これは技術評価や協業の兆候ではあるが、Intelのパッケージングサービスを高数量で購入する確約を意味しない。25

現時点の状況をまとめると、以下の通りだ。

• 公表された対応： MediaTekはCoWoSとEMIBの双方をサポート。
• 評価・関心が報じられている企業： Broadcom、Meta、Nvidia、SK hynix。
• 採用候補として報じられている企業： Google、Amazon。
• 公表済みの高数量EMIB-T受注： 確認された情報では未確立。

CoWoSの供給制約がIntelに機会を与える理由

市場予測には幅があるが、CoWoSの需給が厳しいことを示す数字は多い。KGIは、TSMCのCoWoS年産能力を2025年の約67万枚から2026年には約100万枚へ増えると推定している。さらに、2026年のTSMCの能力の約65％をNvidiaが占めると見積もる。42

一方、別の予測では、2026年の能力を約127万5,000枚、2027年を約231万枚とする、より強気な数字も出ている。こうした差は、能力の定義、増産の時期、CoWoSの各バリエーションをどこまで含めるかが異なるためだ。いずれも確定した市場総計ではなく、予測値として扱う必要がある。1648

Morgan Stanleyに基づく業界予測では、主要顧客のCoWoS需要は2026年に約138万4,000枚、2027年に約268万2,000枚へ増えるとされる。TSMCが能力を増強しても、需要が供給を上回る可能性を示す数字だ。1648

Nvidiaの配分比率も、資料によって異なる。KGIは2026年のTSMC CoWoS能力に占めるNvidiaの割合を約65％と推定している。一方、別の報道では、2027年まで約50％以上を確保するとされる。これらはアナリストや業界関係者による推定であり、TSMCが公表した配分比率ではない。また、世界全体の需要に対する割合なのか、TSMCの能力に対する割合なのか、特定のCoWoS品種に対する割合なのかによっても数字は変わる。264243

さらに、顧客の集中度も大きい。推定が正しければ、2025年にはNvidia、Google、AMD、Amazonの4社だけでCoWoSパッケージ能力の90％超を消費したことになる。先端ロジックの生産に比べ、パッケージングとHBMに需要が集中している構図だ。44

なぜ顧客は「第2のパッケージングルート」を求めるのか

1. 生産枠と納期のリスク

演算チップとHBMを確保できても、パッケージングの生産枠がなければ製品は出荷できない。CoWoSの能力が2026年まで大量に予約されているとの報道があるなか、パッケージングは最終組立の細部ではなく、AIチップの生産そのものを制限する工程になっている。4546

2. コスト低減の可能性

全面的なシリコンインターポーザーではなく、必要な箇所だけにブリッジを使えば、使用するシリコン面積を抑えられる可能性がある。その分、パッケージコストの低下が期待できる。

ただし、実際のコストは基板の複雑さ、歩留まり、組立工程、製品設計によって変わる。報道された「50％削減」は、すべての顧客に保証される結果ではなく、業界推定または目標として受け止めるべきだ。631

3. カスタムAI ASICとの相性

クラウド事業者や半導体設計会社は、演算チップレット、I/O、HBMの組み合わせが製品ごとに異なるカスタムアクセラレーターを開発している。大きなパッケージ上に複数の局所的な高密度接続を配置する設計では、EMIB-Tのブリッジ方式が魅力になる可能性がある。

一方、均一で最大級の配線密度や、成熟したHBM統合を最優先する設計では、CoWoSが引き続き有力だ。特に最高性能のAIトレーニング向けプロセッサーと、コストや大型化を重視するカスタム設計では、両方式の使い分けが進む可能性がある。3637

4. サプライヤーの分散

Intelを新たに認定すれば、顧客は先端パッケージングのエコシステムをもう1つ確保できる。将来の生産能力を計画する際に、単一プラットフォームへの依存を下げ、長期的な供給枠の交渉力を高められる。

これは、顧客がTSMCを一斉に離れるという意味ではない。製品によってCoWoSを使い続けながら、別の製品や追加需要をEMIB-Tへ振り分ける、デュアルソース戦略が現実的だ。

IntelのEMIB-T事業はいつ収益化するのか

Intelは、EMIB-Tを含む先端パッケージング事業の売上が2027年後半に立ち上がり、2028年には定常的な収益貢献となり、2029年に本格化すると説明している。34

IntelのCFOであるDave Zinsner氏は、先端パッケージングについて、顧客1社あたり年間数十億ドル規模になり得る契約に言及している。ただし、顧客名、数量、契約済みの収益条件は十分に開示されていない。83

つまり、機会の規模は大きいものの、事業化はまだ実行次第だ。Intelが報道された関心を実際の設計採用へ転換し、基板とパッケージの安定した歩留まりを達成し、予定通りに量産能力を拡大できるかが焦点になる。

結論：短期的には「置き換え」より共存

EMIB-Tの近い将来の役割は、CoWoSを全面的に置き換えることではなく、補完することになる可能性が高い。

CoWoSには、最先端AI・HBMパッケージでの実績と大規模な量産基盤がある。EMIB-Tは、追加の供給能力が必要な顧客、非常に大型で異種チップを組み合わせる設計、コスト低減を重視するカスタムASIC、そしてサプライヤー間の交渉力を高めたい企業に別の道を提供する。

勝負を決めるのは、Intelが技術資料で大型パッケージを示せるかどうかだけではない。2027年の売上立ち上がりまでに、顧客が評価段階から再現性のある高数量生産へ移行できるかが本当の試金石となる。

現時点でEMIB-Tは、CoWoSに対する信頼できる代替候補であり、競争圧力を高める存在だ。しかし、CoWoSを市場全体で置き換える実証済みの後継技術と呼ぶには、まだ量産実績と顧客契約の積み上げが必要である。