ASMLのHigh‑NA EUVが半導体製造をどう変えるのか

1台数百億円の巨大装置

High‑NA EUV装置は、製造装置としては史上最高レベルの複雑さを持つ機械です。

主な特徴は次の通りです。

• 価格：約 3億5,000万〜4億ドル（約500〜600億円規模）
• サイズ：2階建てバスほどの巨大システム
• 処理能力：約175〜200枚/時（ウェハー）

これほど高価な装置のため、半導体メーカーは

「工程削減によるコストメリットが投資に見合うか」

を慎重に評価する必要があります。

導入を進める半導体メーカー

High‑NA EUVを導入できるのは、莫大な投資が可能なトップ企業に限られます。

現在、導入や開発を進めていると報じられている主な企業は以下です。

• Intel：ASMLと共同開発を進め、最初期の装置を受け取った企業の一つ。
• Samsung Electronics：将来の量産ライン向けに装置を導入したと報じられている。
• SK hynix：次世代メモリ開発のためにHigh‑NA装置を設置。

業界ではこれら企業が、最初期の量産導入企業になる可能性が高いと見られています。

量産はいつ始まる？

High‑NA EUVはすでに試験段階を超え、顧客への出荷が始まっています。

主なスケジュールは次の通りです。

• 2025年：初期装置の出荷開始
• 2026年：導入拡大
• 2027〜2028年：大規模量産の開始予測

ただし、すべての工程がHigh‑NAに置き換わるわけではありません。既存のEUV（NA0.33）も改良が続いており、先端ノードでも両世代が併用される見込みです。

ロジックとメモリでのメリット

ロジック（CPU・GPU・AIチップ）

High‑NA EUVにより、次の改善が期待されています。

• より小さなトランジスタ
• 配線密度の向上
• 電力効率や性能の改善

特にAIアクセラレータやHPC向けチップでは、トランジスタ密度＝計算能力に直結するため重要です。

メモリ（DRAMなど）

メモリでも微細化は重要で、AI向けの高帯域メモリではさらなる密度向上が求められています。

High‑NA EUVは将来的に

• サブ2nmレベルのDRAM構造

を実現する可能性があると見られています。

AI需要がASMLの成長を後押し

ASMLのビジネスは半導体産業の最先端投資に直結しています。

同社は2025年に

• 売上高：327億ユーロ
• 純利益：96億ユーロ

を記録しました。

同社はAIブームが、今後の装置需要を長期的に押し上げる主要因になると見ています。

AIでは

• 高密度ロジック
• 高帯域メモリ

の両方が必要になるため、先端リソグラフィ装置の重要性がさらに高まっています。

インドへの拡張戦略

技術開発と並行して、ASMLは新しい半導体エコシステムとの連携も進めています。

2026年には、インドのTata ElectronicsとASMLが提携し、グジャラート州に同国初の前工程半導体工場を建設する計画が発表されました。

• 投資額：約 110億ドル
• ウェハーサイズ：300mm

インド政府の半導体産業育成政策の一環ですが、この工場でHigh‑NA EUVが使われるかは公表されていません。

半導体産業にとっての意味

High‑NA EUVは、EUV導入以来最大のリソグラフィ進化と見られています。

この技術によって

• より少ない工程で微細化
• トランジスタ密度の継続的拡大

が可能になり、ムーアの法則を次の世代へ延ばす手段になると期待されています。

ただし装置価格は極めて高く、導入できる企業は限られます。High‑NAが主流になるまでには、まだ数年の時間がかかる可能性があります。

もし現在のロードマップ通りに進めば、2020年代後半にはHigh‑NA EUVが世界最先端チップ製造の中核技術になると見られています。