ファーウェイ、ASMLのEUV装置なしで1.4nm級チップを製造する野心的な計画の全貌

この戦略の核心は、中国が購入を禁じられているオランダASML社の「極端紫外線（EUV）露光装置」への依存から脱却することにある。ムーアの法則に従い、ひたすらトランジスタを「小さく」する競争は、EUV装置という門番によって封じられている。ファーウェイはこのゲームのルール自体を変えようとしているのだ。この発表は、2026年5月25日に上海で開催されたIEEE国際回路システムシンポジウム（ISCAS）において、同社半導体部門トップの何庭波（ハー・ティンボー）氏によって行われ、2031年までに「1.4ナノメートル（nm）プロセス」に相当するトランジスタ密度を、旧世代の「深紫外線（DUV）」露光装置で達成するロードマップが示された 。

「タウ（τ）スケーリング則」とは何か？

タウ則は、ファーウェイが提唱する、ムーアの法則に代わる新たな進化の指針だ。チップの進歩を「どこまで微細化できるか」ではなく、「信号の伝搬遅延（タウ：τ）、つまりデータがチップやシステム内を移動するのにかかる時間をどれだけ短縮できるか」で測る 。

この時間定数「タウ」を、以下の4つのレベルで同時に圧縮することを目指す。すなわち、「デバイスレベル（トランジスタの抵抗や寄生容量の最小化）」、「回路レベル」、「チップレベル」、そして「システム全体レベル」での最適化である 。これは、産業界が歴史的に追い求めてきた「より小さな幾何学形状」から、「より速い信号」へと、最適化のターゲットを全面的に転換することを意味する。同社の公式発表では、この法則を「半導体と電子システムの双方の進化を導く、新たな指針」と表現している 。

「LogicFolding」アーキテクチャとは何か？

LogicFoldingは、このタウ則を物理的に具現化する技術である。これは、論理回路を複数の層に垂直に折り重ねる3次元積層技術であり、信号がチップ内を移動する際の「クリティカルパス」の配線長を短くし、信号の遅延を引き起こす抵抗や容量の負荷自体を低減する 。

ファーウェイの主張によれば、このアプローチにより、従来の平面設計と比較してトランジスタ密度を**55%向上させ、高性能コアのエネルギー効率を41%**改善できるという 。

同社が公表したロードマップでは、2026年に2層構造のチップを市場に投入（Mate 90シリーズ向けの新「Kirin」プロセッサと予想される）し、2031年までには3層構造のチップを実現。これにより、TSMCやサムスン電子がEUV装置を用いて製造する「1.4nmプロセス」に匹敵するトランジスタ密度に到達するとしている 。そして、ここで重要なのは、この計画のすべてがEUV露光装置を一切使用せずに進められるということだ 。

最大の課題：量産実績が「ゼロ」であること

しかし、この野心的な発表には、いくつかの大きな疑問符が付きまとう。第一に、**55%**の密度向上という数字は、第三者機関によって検証されたものではない、ファーウェイ自身による社内主張に過ぎない点だ 。研究室レベルの成果が、そのまま量産に移行できるかは未知数である。ロイター通信は、このアプローチを「米国の制裁にもかかわらず、中国が最先端チップを製造するための道筋を提供するもの」と評価しつつも、それが真のブレークスルーかどうかは「まだ分からない」と慎重な見方を示している 。

第二に、LogicFoldingには実用化に向けた大きな壁が存在する。論理回路を垂直に積み重ねると、チップの内部に熱がこもりやすくなり、放熱対策の難易度は指数関数的に跳ね上がる。このアーキテクチャを確実に設計できるEDAツールのエコシステムはまだ成熟しておらず、ましてや3層もの論理チップを商用レベルで安定的に歩留まりよく製造できるかどうかは、全くの未知数だ 。

NVIDIAのジェンスン・フアンCEOは、ファーウェイの取り組みを「ブレークスルーだ」と評しつつも、「TSMCにとって脅威ではない」と言明している。TSMCは長年にわたり「SoIC」のような高度な3次元パッケージング技術を実際の製造に用いており、真の課題は研究開発ではなく、いかに量産を軌道に乗せるかにある、というのが業界の冷静な見方だ 。最初の試金石となるのは、2026年秋に投入予定のKirinチップである。主張されている密度向上効果が、数百万個単位での量産時にどこまで維持されるのかが、ここで明らかになるだろう 。

サムスン電子・SKハイニックスへの影響は？

韓国の半導体メーカーにとって、この戦略の持つ意味合いは業態によって異なる。最先端のファウンドリー（受託製造）市場でTSMCと真っ向から競争するサムスン電子にとって、これは条件付きの脅威となり得る。もしLogicFoldingが成功すれば、サムスンのEUV設備が持つ製造上の優位性をある程度減殺し、ファーウェイが中国国内、あるいは中国がアクセス可能なファウンドリーのみで、競争力のあるAI・サーバー向けロジックチップを生産できる可能性が出てくる 。これは、EUV装置へのアクセスが持つ「プレミアム価値」を低下させ、ファウンドリービジネスに価格圧力をもたらす要因になりうる。

一方、SKハイニックスへの脅威はより間接的だ。LogicFoldingはあくまで「ロジック（論理）チップ」のアーキテクチャであり、DRAMやHBM（広帯域メモリー）といったメモリー半導体の製造技術を直接的に代替するものではないため、コア事業に直ちに影響が出るわけではない。しかし、もしファーウェイが競争力のあるAIチップのエコシステムを国内で構築できれば、中国企業の非中国系サプライヤーへの依存度が下がり、長期的には、SKハイニックスがそれらのシステム向けに販売している先端メモリー製品の需要が減速する可能性も考えられる 。

中国の半導体「国産化」戦略の本質

タウ則とLogicFoldingが示しているのは、単に既存のプロセスノードで「追いつく」という従来の戦略からの明確な脱却である。中国は今、チップの進化（スケーリング）そのものの定義を変えようとしているのだ。ASML、TSMC、サムスンが支配する「EUV微細化」という戦場で戦うのではなく、ファーウェイは戦場そのものを移そうとしている。その進歩の物差しは「ナノメートル」ではなく、「時間（タウ）」になる 。

このアーキテクチャレベルでの「飛び級」戦略は、単なる露光装置の代替にとどまらず、デバイス、回路、チップ、システムの全階層にわたる最適化を含む、より大規模な自給自足への取り組みの一環である 。これは同時に、ワシントンの輸出規制が確かに実害を与えているものの、中国の半導体開発を決して止められず、むしろ莫大なリソースを「別の道」の探求へと振り向ける結果になったことを示すシグナルでもある。米国の制裁をLogicFolding誕生の「触媒」として公に称賛したことは、その圧力が裏目に出たと主張する試みに他ならない 。

上海で開催されたIEEEの主要国際会議という舞台での発表は、輸出規制があろうとなかろうと、ファーウェイが最先端半導体を巡るグローバルな議論の中心に居続けるという、明確なメッセージを世界に送るものだった 。ワシントンの政策担当者や、ソウル、新竹の競合企業にとって、もはや問われるべきは「中国が制裁の抜け道を見つけるかどうか」ではない。「その回避策が、どれほどの速さで競争力を帯びるようになるのか」、それこそが喫緊の課題なのである。