d-Matrix「Raptor」、NVLink FusionでNVIDIAのラックスケールAI基盤へ――推論専用XPUをMGXに統合

d-MatrixがNVIDIAのNVLink Fusionを採用する狙いは、Raptorを通常のサーバー拡張カードとして接続するのではなく、NVIDIAのラックスケールAIインフラを構成する要素として組み込むことにある。メモリ中心設計の推論プロセッサと、NVIDIAが提供するシステム設計、インターコネクト、ネットワークを組み合わせる構想だ。310

NVLink Fusionで何が変わるのか

NVLink Fusionは、パートナー製シリコンをNVIDIAベースのAIインフラに統合するためのプラットフォームだ。d-Matrixはこれにより、RaptorをNVIDIAのNVLinkスケールアップ・ネットワーク、MGXラック・アーキテクチャ、Spectrum-Xスケールアウト・ネットワークへ接続する。NVIDIAによれば、実証済みのラック・エコシステムを活用できるため、各レイヤーを独自に構築する場合よりも、カスタムシリコンを大規模導入へ進めるまでのリスクと時間を抑えられる。3

実際には、RaptorはMGXリファレンス設計に基づくラックの一部になる計画である。単体アクセラレータを販売するだけの場合とは異なり、高帯域幅の共有ファブリックと定義済みのインフラ部品を備えた、ラック単位のシステムに参加する形となる。310

Raptorが利用するNVIDIAの基盤部品

Raptorベースの設計には、以下のNVIDIAプラットフォーム要素が含まれる予定だ。

• ラックのホスト計算を担うVera CPU
• スケールアップ用ファブリックのNVLinkスイッチ
• データ処理やインフラ機能向けのBlueField-4 DPU
• 高性能ネットワークI/O向けのConnectX-9 SuperNIC
• ラック外へのスケールアウトを担うSpectrum-X Ethernet 10

d-Matrixはさらに、システム全体で高スループットのデータフローを実現するカスタム接続技術について、Astera Labsとも協業している。10

この役割分担が重要だ。d-Matrixは推論用XPUを担い、NVIDIAはリファレンス・アーキテクチャ、スケールアップ接続、ネットワーク部品、そしてAIインフラのエコシステムを提供する。310

低遅延推論を狙う理由

Raptorは、トークン生成時の遅延が重視される推論ワークロードを主な対象に据える。生成中にモデルの重みを繰り返し参照する処理では、メモリ中心のアクセラレータが特に意味を持ち得る。一方、NVIDIAのプラットフォームは、それをラック規模で運用するための通信・展開基盤を提供する。

この協業は、RaptorがあらゆるAI処理でNVIDIA GPUを置き換えるという意味ではない。むしろ、専用推論シリコンとNVIDIAのインフラを共存させる、異種混在システムへの道筋をつくるものだ。NVLink Fusionは、パートナー製シリコンとNVIDIAのラックスケールシステム、ネットワークを組み合わせるセミカスタムAIインフラを明確に狙っている。26

144 XPUラックの目標値

d-Matrixは、単一の全対全NVLinkファブリックで接続した最大144基のRaptorアクセラレータを搭載するシステムを提供する見通しを示している。ラック全体では、3D積層DRAM 2.3TB、合計メモリ帯域幅7.2PB/秒を目標とし、4ビット精度で4兆パラメータ超のモデルを扱うことを目指す。24

ただし、これらは将来製品についての目標値である。公開情報にはアクセラレータ当たりのメモリ容量や帯域幅について異なる説明もあり、最終的なデバイス構成や実際に利用できるモデル容量は、製品投入が近づいた段階での確認が必要になる。実運用で搭載可能なモデルの規模は、ランタイム用メモリ、モデルのメタデータ、量子化形式、システムソフトウェアにも左右される。

時期：2026年にテープアウト、2027年にラック統合システム

Raptorは、4nmのコンピュートダイとカスタムDRAMを組み合わせる設計とされる。d-Matrixは2026年末までのテープアウトを見込み、ラックに統合された初期システムは2027年第4四半期に登場する予定だ。1014

つまり、現時点で出荷済みの共同ラック製品ではなく、複数年にわたる製品ロードマップ上の協業である。12

NVIDIAがサードパーティ製アクセラレータを受け入れる意味

NVIDIAがラックスケールのプラットフォームをパートナー製チップに開くことで、専用シリコンを求める顧客がNVIDIAのインフラ・スタック全体を離れずに済む可能性がある。推論プロセッサがd-Matrix製でも、提案されているシステムではNVLinkファブリック、CPU、スイッチ、DPU、SuperNIC、Ethernetネットワーク、MGXアーキテクチャをNVIDIAの製品群で構成できる。310

これはアーキテクチャから読み取れる意味合いであり、取引の収益配分や経済条件に関する公表内容ではない。両社は契約の金銭的条件を開示していない。1

NVLink Fusionエコシステムにおけるd-Matrixの位置

NVIDIAは、パートナーとセミカスタムAIインフラを構築するためにNVLink Fusionを発表した。初期の公表パートナーにはMediaTek、Marvell、Alchip Technologies、Astera Labs、Synopsys、Cadenceが含まれ、NVIDIAは富士通とQualcommのCPUも同プラットフォームを通じてNVIDIA GPUと統合可能だとしている。26

d-Matrixの参加は、このアプローチを推論特化XPUへ広げる動きといえる。重要なのは単一のチップというより、顧客がカスタム計算シリコンとNVIDIAのインターコネクト・ネットワーク基盤を組み合わせられる、よりモジュール型のラック構成が視野に入る点だ。オールNVIDIAのシステムか、完全に独立したプラットフォームかという二者択一を緩和する可能性がある。

d-Matrixのこれまで

d-Matrixは2024年11月に推論アクセラレータ「Corsair」を発表した。2025年11月には、同社はシリーズCで2億7,500万ドルを調達し、評価額は20億ドル、累計調達額は4億5,000万ドルになったと発表している。投資家にはMicrosoftのM12も含まれる。2839

今回のRaptor協業は、同社が単体の推論アクセラレータというアプローチから、ラックスケールでの導入モデルへ移行しようとする試みと位置付けられる。約束された遅延、容量、帯域幅の優位性が実際の本番導入につながるかは、最終シリコン、ソフトウェア統合、そして2027年のシステム登場時に示される実測ベンチマーク次第だ。