imec、High‑NA EUVリソグラフィーで量子ドット量子ビットデバイスを初実証

この装置を用いることで、シリコンウエハー上に極めて微細で精密な構造を作ることが可能になります。imecはその能力を利用し、量子ドット量子ビットに必要なナノスケール構造を形成し、実際に動作する量子ビットネットワークを作製したと報告しています。

ただし、フォトレジストやエッチング工程、歩留まりなどの詳細な製造レシピは公開されていません。

なぜHigh‑NA EUVが重要なのか

多くの量子コンピュータ技術は「スケール問題」に直面しています。量子ビットを増やすほど、ばらつきや製造誤差が性能に大きく影響するからです。

その点、量子ドット量子ビットはシリコン基板上にナノスケールのゲート構造を作る方式で、概念的には先端CMOS技術と似ています。

High‑NA EUVが使えると、次のような利点があります。

• シリコン上により小さく精密なパターンを形成できる
• ナノメートルレベルの配置精度と位置合わせ精度が向上する
• 既存の半導体製造プロセスとの互換性が高い

つまり、量子ビットを半導体工場の製造技術で作れる可能性が出てくるわけです。

量子デバイスと半導体製造の融合

これまで多くの量子デバイスは、大学や研究所の特別な実験プロセスで作られてきました。

しかし今回の成果は、量子ハードウェアが将来的に主流の半導体製造エコシステムの中で作られる可能性を示しています。

半導体産業にはすでに次のような巨大な技術基盤があります。

• ナノメートル精度のリソグラフィー技術
• 数百工程に及ぶプロセス統合技術
• 大量ウエハー生産のノウハウ
• 歩留まり改善や計測技術

もしシリコン量子ビットがこの基盤を活用できれば、量子コンピュータ開発は研究室中心の進歩から、半導体ロードマップ型の進化へと近づく可能性があります。

EUの巨大プロジェクト「NanoIC」との関係

今回の研究は、imecの研究インフラの中でも特に重要な NanoICパイロットラインと密接に関係しています。

NanoICはEUの「European Chips Act」の下で設立された、ヨーロッパ最大の半導体開発パイロットラインです。

この施設は総額 約25億ユーロ（約4,000億円規模） の投資で構築され、約7億ユーロをEUが拠出しています。

企業や研究機関はここで、2nm世代以降の半導体技術や新しいチップアーキテクチャを量産前に検証できます。

そして、この施設の300mmクリーンルームには、世界でも数台しかない ASMLのHigh‑NA EUV装置が導入されています。

High‑NA EUVを巡る世界的な動き

High‑NA EUVは、今後の半導体産業の競争力を左右する重要技術とされています。

ASMLのこの装置は、次世代AIチップや高帯域メモリの製造に2020年代後半から使われる見込みです。

同社は研究面でもimecと密接に連携しており、High‑NAリソグラフィーの共同研究ラボも設立しています。

さらにASMLの役割は世界的に拡大しています。例えば、インドではTata Electronicsのドレラ（Dholera）半導体工場向けにリソグラフィー装置と技術支援を提供するパートナーシップも発表されています。

これは、各国が半導体製造基盤の強化を進める中で、リソグラフィー技術が中心的役割を担っていることを示しています。

この成果の意味

今回の成果は、量子コンピュータがすぐに大規模化することを意味するわけではありません。まだ以下のような課題は残っています。

• 大規模な量子ビット配列
• 高歩留まり製造
• 誤り耐性量子計算

それでも重要なのは、量子デバイスが最先端の半導体製造装置で作れることを示した点です。

もしシリコン量子ドット量子ビットが、半導体産業のリソグラフィー・プロセス・製造エコシステムを活用できるなら、量子コンピュータの発展はこれまでよりもマイクロエレクトロニクス産業に近いスピードで進む可能性があります。