Gli Stati Uniti mantengono attualmente la leadership nelle prestazioni documentate degli acceleratori IA di fascia alta, con chip come l'AMD MI325X (≈1,3 PFLOPS FP16 e 256 GB di HBM3E) e il Google TPU v6e (918 TFLOPs... La Cina punta su alternative domestiche come la serie Huawei Ascend 910 e le GPU Biren BR100, pro...
Pubblicato daModificato con GPT-5.5Immagini generate con GPT Image 2
Gli Stati Uniti mantengono attualmente la leadership nelle prestazioni documentate degli acceleratori IA di fascia alta, con chip come l'AMD MI325X (≈1,3 PFLOPS FP16 e 256 GB di HBM3E) e il Google TPU v6e (918 TFLOPs...
La Cina punta su alternative domestiche come la serie Huawei Ascend 910 e le GPU Biren BR100, progettate per il training e l'inferenza di modelli su larga scala, spesso abbinate a sistemi cluster.
Il vantaggio USA si estende oltre i chip, comprendendo ecosistemi software maturi e filiere produttive avanzate, mentre la Cina accelera nella creazione di un'infrastruttura IA indipendente.
Research US vs China AI Chips and compare them as comprehensively as possible in table formatThe global AI accelerator race increasingly centers on competing chip ecosystems in the United States and China.
AI Prompt
Create a landscape editorial hero image for this Studio Global article: Research US vs China AI Chips and compare them as comprehensively as possible in table format. Article summary: The US side in this evidence set includes Nvidia H200, AMD MI325X, and Google TPU v6e, while the China side is represented mainly by Huawei’s Ascend 910B.. Topic tags: deepresearch, documentation, general web, education, user generated. Reference image context from search candidates: Reference image 1: visual subject "RAND's divisions conduct research on a uniquely broad front for clients around the globe. #### U.S. research divisions. U.S. and China flags on a computer chip on a motherboard. **" source context "China's AI Models Are Closing the Gap—but America's Real Advantage Lies Elsewhere | RAND" Reference image 2: visual subject "RAND's divisions conduct research on a uniquely broad front for clients a
openai.com
La corsa globale per il calcolo legato all'intelligenza artificiale è oggi definita in gran parte dalla competizione tra gli ecosistemi di chip di Stati Uniti e Cina. Gli USA dominano il mercato degli acceleratori ad alte prestazioni con aziende come Nvidia, AMD e Google, mentre la Cina sta costruendo valide alternative attraverso Huawei, Biren e Cambricon.
Sebbene entrambi i paesi producano ormai acceleratori IA specializzati per training e inferenza, la competizione non si gioca solo sulla potenza grezza del chip, ma anche su larghezza di banda della memoria, capacità produttiva, ecosistemi software e progettazione di cluster su larga scala.
Ecco un confronto completo dei principali chip IA di ciascuna fazione, basato sulle specifiche documentate disponibili.
I principali acceleratori IA nella sfida USA–Cina
Stati Uniti
AMD Instinct MI325X
Google TPU v6e (Trillium)
Cina
Serie Huawei Ascend 910 (inclusa la 910C)
Biren BR100 / BR104
Cambricon MLU370‑X8
Questi chip sono progettati principalmente per carichi di lavoro IA su larga scala, come l'addestramento di grandi modelli linguistici (LLM), servizi di inferenza e calcolo scientifico.
Tabella comparativa completa
Chip
Paese / Azienda
Architettura / Nodo
Potenza di Picco
Memoria
Larghezza di Banda
Consumo
Caratteristiche Principali
AMD Instinct MI325X
USA / AMD
Architettura acceleratore CDNA3
~1,3 PFLOPS FP16 (2,6 PFLOPS FP8 con sparsità)
256 GB HBM3E
~6 TB/s
fino a ~750–1000W
Grande capacità HBM progettata per carichi di training e inferenza di modelli estesi.
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
What is the short answer to "Chip IA: Stati Uniti contro Cina a confronto"?
Gli Stati Uniti mantengono attualmente la leadership nelle prestazioni documentate degli acceleratori IA di fascia alta, con chip come l'AMD MI325X (≈1,3 PFLOPS FP16 e 256 GB di HBM3E) e il Google TPU v6e (918 TFLOPs...
What are the key points to validate first?
Gli Stati Uniti mantengono attualmente la leadership nelle prestazioni documentate degli acceleratori IA di fascia alta, con chip come l'AMD MI325X (≈1,3 PFLOPS FP16 e 256 GB di HBM3E) e il Google TPU v6e (918 TFLOPs... La Cina punta su alternative domestiche come la serie Huawei Ascend 910 e le GPU Biren BR100, progettate per il training e l'inferenza di modelli su larga scala, spesso abbinate a sistemi cluster.
What should I do next in practice?
Il vantaggio USA si estende oltre i chip, comprendendo ecosistemi software maturi e filiere produttive avanzate, mentre la Cina accelera nella creazione di un'infrastruttura IA indipendente.
Gli Stati Uniti mantengono attualmente la leadership nelle prestazioni documentate degli acceleratori IA di fascia alta, con chip come l'AMD MI325X (≈1,3 PFLOPS FP16 e 256 GB di HBM3E) e il Google TPU v6e (918 TFLOPs... La Cina punta su alternative domestiche come la serie Huawei Ascend 910 e le GPU Biren BR100, pro...
Pubblicato daModificato con GPT-5.5Immagini generate con GPT Image 2
Gli Stati Uniti mantengono attualmente la leadership nelle prestazioni documentate degli acceleratori IA di fascia alta, con chip come l'AMD MI325X (≈1,3 PFLOPS FP16 e 256 GB di HBM3E) e il Google TPU v6e (918 TFLOPs...
La Cina punta su alternative domestiche come la serie Huawei Ascend 910 e le GPU Biren BR100, progettate per il training e l'inferenza di modelli su larga scala, spesso abbinate a sistemi cluster.
Il vantaggio USA si estende oltre i chip, comprendendo ecosistemi software maturi e filiere produttive avanzate, mentre la Cina accelera nella creazione di un'infrastruttura IA indipendente.
Research US vs China AI Chips and compare them as comprehensively as possible in table formatThe global AI accelerator race increasingly centers on competing chip ecosystems in the United States and China.
AI Prompt
Create a landscape editorial hero image for this Studio Global article: Research US vs China AI Chips and compare them as comprehensively as possible in table format. Article summary: The US side in this evidence set includes Nvidia H200, AMD MI325X, and Google TPU v6e, while the China side is represented mainly by Huawei’s Ascend 910B.. Topic tags: deepresearch, documentation, general web, education, user generated. Reference image context from search candidates: Reference image 1: visual subject "RAND's divisions conduct research on a uniquely broad front for clients around the globe. #### U.S. research divisions. U.S. and China flags on a computer chip on a motherboard. **" source context "China's AI Models Are Closing the Gap—but America's Real Advantage Lies Elsewhere | RAND" Reference image 2: visual subject "RAND's divisions conduct research on a uniquely broad front for clients a
openai.com
La corsa globale per il calcolo legato all'intelligenza artificiale è oggi definita in gran parte dalla competizione tra gli ecosistemi di chip di Stati Uniti e Cina. Gli USA dominano il mercato degli acceleratori ad alte prestazioni con aziende come Nvidia, AMD e Google, mentre la Cina sta costruendo valide alternative attraverso Huawei, Biren e Cambricon.
Sebbene entrambi i paesi producano ormai acceleratori IA specializzati per training e inferenza, la competizione non si gioca solo sulla potenza grezza del chip, ma anche su larghezza di banda della memoria, capacità produttiva, ecosistemi software e progettazione di cluster su larga scala.
Ecco un confronto completo dei principali chip IA di ciascuna fazione, basato sulle specifiche documentate disponibili.
I principali acceleratori IA nella sfida USA–Cina
Stati Uniti
AMD Instinct MI325X
Google TPU v6e (Trillium)
Cina
Serie Huawei Ascend 910 (inclusa la 910C)
Biren BR100 / BR104
Cambricon MLU370‑X8
Questi chip sono progettati principalmente per carichi di lavoro IA su larga scala, come l'addestramento di grandi modelli linguistici (LLM), servizi di inferenza e calcolo scientifico.
Tabella comparativa completa
Chip
Paese / Azienda
Architettura / Nodo
Potenza di Picco
Memoria
Larghezza di Banda
Consumo
Caratteristiche Principali
AMD Instinct MI325X
USA / AMD
Architettura acceleratore CDNA3
~1,3 PFLOPS FP16 (2,6 PFLOPS FP8 con sparsità)
256 GB HBM3E
~6 TB/s
fino a ~750–1000W
Grande capacità HBM progettata per carichi di training e inferenza di modelli estesi.
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
What is the short answer to "Chip IA: Stati Uniti contro Cina a confronto"?
Gli Stati Uniti mantengono attualmente la leadership nelle prestazioni documentate degli acceleratori IA di fascia alta, con chip come l'AMD MI325X (≈1,3 PFLOPS FP16 e 256 GB di HBM3E) e il Google TPU v6e (918 TFLOPs...
What are the key points to validate first?
Gli Stati Uniti mantengono attualmente la leadership nelle prestazioni documentate degli acceleratori IA di fascia alta, con chip come l'AMD MI325X (≈1,3 PFLOPS FP16 e 256 GB di HBM3E) e il Google TPU v6e (918 TFLOPs... La Cina punta su alternative domestiche come la serie Huawei Ascend 910 e le GPU Biren BR100, progettate per il training e l'inferenza di modelli su larga scala, spesso abbinate a sistemi cluster.
What should I do next in practice?
Il vantaggio USA si estende oltre i chip, comprendendo ecosistemi software maturi e filiere produttive avanzate, mentre la Cina accelera nella creazione di un'infrastruttura IA indipendente.
Un TensorCore con due unità di moltiplicazione matriciale; progettato per grandi pod TPU fino a 256 chip.
Huawei Ascend 910 (originale)
Cina / Huawei
Architettura Da Vinci, ~7 nm
~256 TFLOPS FP16
Memoria HBM
~1,2 TB/s di larghezza di banda
~350W
Introdotto nel 2019 come acceleratore IA di punta di Huawei.
Huawei Ascend 910C
Cina / Huawei
Design Chiplet (dual die 910B), classe ~7 nm
~800 TFLOPS FP16 (stima)
fino a ~96–128 GB HBM
~3,2 TB/s
~310W
Progettato per competere con chip di classe Nvidia A100/H100 per il training IA.
Biren BR100
Cina / Biren Technology
GPU dual-die, TSMC 7 nm CoWoS
256 TFLOPS FP32 / ~2.048 TOPS INT8
64 GB HBM2E
fino a ~2,3 TB/s
~550W
GPU stile chiplet con ~77 miliardi di transistor per data center IA.
Biren BR104
Cina / Biren Technology
Variante GPU single-die
~128 TFLOPS FP32
32 GB HBM2E
~819 GB/s
~300W
Variante di fascia inferiore per schede acceleratrici PCIe.
Cambricon MLU370‑X8
Cina / Cambricon
Architettura MLUarch03, 7 nm
24 TFLOPS FP32 / 96 TFLOPS FP16 / 256 TOPS INT8
48 GB LPDDR5
~614 GB/s
~250W
Supporta cluster multi-scheda tramite interconnessione MLU‑Link.
Architettura e prestazioni di calcolo
Gli acceleratori USA guidano attualmente per potenza di calcolo grezza documentata nel training IA su larga scala. Ad esempio, l'AMD MI325X raggiunge circa 1,3 PFLOPS in FP16, mentre il Google TPU v6e eroga 918 TFLOPs bf16 per chip.
I chip cinesi come lo Huawei Ascend 910C mirano a colmare questo divario, con stime di circa 800 TFLOPS FP16 grazie a una configurazione a doppio chiplet derivata dai precedenti chip Ascend.
L'acceleratore Biren BR100 rappresenta un altro tentativo cinese di competere nella fascia alta, offrendo fino a 256 TFLOPS FP32 e circa 2.048 TOPS INT8 in un design GPU multi-die.
La Cambricon MLU370‑X8 si rivolge a carichi di lavoro di inferenza e training IA con capacità di 256 TOPS INT8 e 96 TFLOPS FP16.
Memoria e larghezza di banda
I modelli IA moderni dipendono fortemente da capacità e larghezza di banda della memoria, rendendo cruciale l'integrazione di HBM (High Bandwidth Memory).
AMD MI325X include 256 GB di memoria HBM3E con circa 6 TB/s di larghezza di banda, una delle capacità più elevate tra gli acceleratori IA.
TPU v6e utilizza 32 GB di HBM con circa 1,6 TB/s di larghezza di banda, ma è progettato per scalare fino a centinaia di chip interconnessi in pod TPU.
Huawei Ascend 910C raggiunge circa 3,2 TB/s di larghezza di banda della memoria, supportando carichi di lavoro su modelli su larga scala.
Biren BR100 include 64 GB di memoria HBM2E con circa 2,3 TB/s di larghezza di banda.
Una larghezza di banda maggiore aiuta ad accelerare le operazioni matriciali e l'addestramento di grandi modelli, che spesso richiedono lo spostamento di enormi tensori tra memoria e unità di calcolo.
Interconnessione e scalabilità
I grandi modelli IA sono raramente addestrati su un singolo chip. Invece, centinaia o migliaia di acceleratori vengono collegati in cluster.
I chip TPU v6e di Google si collegano tramite una rete dedicata Inter‑Chip Interconnect (ICI) progettata per pod TPU contenenti fino a 256 chip.
La Cambricon MLU370‑X8 utilizza MLU‑Link, fornendo 200 GB/s di throughput di comunicazione tra schede per l'addestramento multi-GPU.
Le GPU Biren includono collegamenti di interconnessione GPU-GPU ad alta velocità progettati per cluster multi-acceleratore.
L'architettura del cluster è sempre più importante quanto la potenza di calcolo grezza del singolo chip.
Produzione e catene di fornitura
La tecnologia produttiva influenza fortemente le prestazioni e l'efficienza energetica.
Molti chip IA cinesi si affidano a tecnologie di fabbricazione esterne. Ad esempio, il Biren BR100 è stato costruito utilizzando il processo a 7 nm di TSMC e il packaging avanzato CoWoS.
I nuovi chip Ascend di Huawei combinano progetti prodotti sul processo di classe 7 nm di SMIC con wafer precedenti prodotti prima delle restrizioni all'esportazione USA.
Al contrario, i chip progettati negli USA possono tipicamente contare su fonderie e catene di fornitura avanzate, capaci di produrre nodi e tecnologie di packaging all'avanguardia.
Ecosistema e software
Le prestazioni hardware da sole non determinano il successo nel calcolo IA.
I chip USA beneficiano di ecosistemi maturi come CUDA (Nvidia), ROCm (AMD) e lo stack software di TPU (Google).
Huawei promuove il framework CANN (Compute Architecture for Neural Networks) per i chip Ascend, con l'obiettivo di costruire un ecosistema software IA domestico.
Strumenti per sviluppatori, framework e integrazione cloud spesso determinano quale hardware viene adottato per carichi di lavoro IA reali.
Cosa emerge dal confronto
Dall'attuale generazione di acceleratori IA emergono diversi modelli:
Leadership nelle prestazioni: Gli acceleratori USA mostrano attualmente una potenza di picco e capacità di memoria documentate superiori.
Alternative domestiche: La Cina ha costruito molteplici linee di chip concorrenti—inclusi Ascend, GPU Biren e acceleratori Cambricon—per ridurre la dipendenza dall'hardware USA.
Strategia cluster: Entrambe le parti competono sempre più attraverso grandi sistemi IA e cluster su scala di supercomputer, piuttosto che con singoli chip.
La corsa ai chip IA non è quindi solo una questione di conteggio dei transistor o di TFLOPs: è anche una competizione tra ecosistemi, capacità produttive e abilità di scalare migliaia di acceleratori in infrastrutture IA efficienti.
Con la continua crescita dei modelli di IA generativa, queste differenze in architettura, sistemi di memoria ed ecosistemi software determineranno probabilmente quali piattaforme domineranno il calcolo IA del futuro.
cset.georgetown.edu
Pushing the Limits: Huawei's AI Chip Tests U.S. Export Controls
Un TensorCore con due unità di moltiplicazione matriciale; progettato per grandi pod TPU fino a 256 chip.
Huawei Ascend 910 (originale)
Cina / Huawei
Architettura Da Vinci, ~7 nm
~256 TFLOPS FP16
Memoria HBM
~1,2 TB/s di larghezza di banda
~350W
Introdotto nel 2019 come acceleratore IA di punta di Huawei.
Huawei Ascend 910C
Cina / Huawei
Design Chiplet (dual die 910B), classe ~7 nm
~800 TFLOPS FP16 (stima)
fino a ~96–128 GB HBM
~3,2 TB/s
~310W
Progettato per competere con chip di classe Nvidia A100/H100 per il training IA.
Biren BR100
Cina / Biren Technology
GPU dual-die, TSMC 7 nm CoWoS
256 TFLOPS FP32 / ~2.048 TOPS INT8
64 GB HBM2E
fino a ~2,3 TB/s
~550W
GPU stile chiplet con ~77 miliardi di transistor per data center IA.
Biren BR104
Cina / Biren Technology
Variante GPU single-die
~128 TFLOPS FP32
32 GB HBM2E
~819 GB/s
~300W
Variante di fascia inferiore per schede acceleratrici PCIe.
Cambricon MLU370‑X8
Cina / Cambricon
Architettura MLUarch03, 7 nm
24 TFLOPS FP32 / 96 TFLOPS FP16 / 256 TOPS INT8
48 GB LPDDR5
~614 GB/s
~250W
Supporta cluster multi-scheda tramite interconnessione MLU‑Link.
Architettura e prestazioni di calcolo
Gli acceleratori USA guidano attualmente per potenza di calcolo grezza documentata nel training IA su larga scala. Ad esempio, l'AMD MI325X raggiunge circa 1,3 PFLOPS in FP16, mentre il Google TPU v6e eroga 918 TFLOPs bf16 per chip.
I chip cinesi come lo Huawei Ascend 910C mirano a colmare questo divario, con stime di circa 800 TFLOPS FP16 grazie a una configurazione a doppio chiplet derivata dai precedenti chip Ascend.
L'acceleratore Biren BR100 rappresenta un altro tentativo cinese di competere nella fascia alta, offrendo fino a 256 TFLOPS FP32 e circa 2.048 TOPS INT8 in un design GPU multi-die.
La Cambricon MLU370‑X8 si rivolge a carichi di lavoro di inferenza e training IA con capacità di 256 TOPS INT8 e 96 TFLOPS FP16.
Memoria e larghezza di banda
I modelli IA moderni dipendono fortemente da capacità e larghezza di banda della memoria, rendendo cruciale l'integrazione di HBM (High Bandwidth Memory).
AMD MI325X include 256 GB di memoria HBM3E con circa 6 TB/s di larghezza di banda, una delle capacità più elevate tra gli acceleratori IA.
TPU v6e utilizza 32 GB di HBM con circa 1,6 TB/s di larghezza di banda, ma è progettato per scalare fino a centinaia di chip interconnessi in pod TPU.
Huawei Ascend 910C raggiunge circa 3,2 TB/s di larghezza di banda della memoria, supportando carichi di lavoro su modelli su larga scala.
Biren BR100 include 64 GB di memoria HBM2E con circa 2,3 TB/s di larghezza di banda.
Una larghezza di banda maggiore aiuta ad accelerare le operazioni matriciali e l'addestramento di grandi modelli, che spesso richiedono lo spostamento di enormi tensori tra memoria e unità di calcolo.
Interconnessione e scalabilità
I grandi modelli IA sono raramente addestrati su un singolo chip. Invece, centinaia o migliaia di acceleratori vengono collegati in cluster.
I chip TPU v6e di Google si collegano tramite una rete dedicata Inter‑Chip Interconnect (ICI) progettata per pod TPU contenenti fino a 256 chip.
La Cambricon MLU370‑X8 utilizza MLU‑Link, fornendo 200 GB/s di throughput di comunicazione tra schede per l'addestramento multi-GPU.
Le GPU Biren includono collegamenti di interconnessione GPU-GPU ad alta velocità progettati per cluster multi-acceleratore.
L'architettura del cluster è sempre più importante quanto la potenza di calcolo grezza del singolo chip.
Produzione e catene di fornitura
La tecnologia produttiva influenza fortemente le prestazioni e l'efficienza energetica.
Molti chip IA cinesi si affidano a tecnologie di fabbricazione esterne. Ad esempio, il Biren BR100 è stato costruito utilizzando il processo a 7 nm di TSMC e il packaging avanzato CoWoS.
I nuovi chip Ascend di Huawei combinano progetti prodotti sul processo di classe 7 nm di SMIC con wafer precedenti prodotti prima delle restrizioni all'esportazione USA.
Al contrario, i chip progettati negli USA possono tipicamente contare su fonderie e catene di fornitura avanzate, capaci di produrre nodi e tecnologie di packaging all'avanguardia.
Ecosistema e software
Le prestazioni hardware da sole non determinano il successo nel calcolo IA.
I chip USA beneficiano di ecosistemi maturi come CUDA (Nvidia), ROCm (AMD) e lo stack software di TPU (Google).
Huawei promuove il framework CANN (Compute Architecture for Neural Networks) per i chip Ascend, con l'obiettivo di costruire un ecosistema software IA domestico.
Strumenti per sviluppatori, framework e integrazione cloud spesso determinano quale hardware viene adottato per carichi di lavoro IA reali.
Cosa emerge dal confronto
Dall'attuale generazione di acceleratori IA emergono diversi modelli:
Leadership nelle prestazioni: Gli acceleratori USA mostrano attualmente una potenza di picco e capacità di memoria documentate superiori.
Alternative domestiche: La Cina ha costruito molteplici linee di chip concorrenti—inclusi Ascend, GPU Biren e acceleratori Cambricon—per ridurre la dipendenza dall'hardware USA.
Strategia cluster: Entrambe le parti competono sempre più attraverso grandi sistemi IA e cluster su scala di supercomputer, piuttosto che con singoli chip.
La corsa ai chip IA non è quindi solo una questione di conteggio dei transistor o di TFLOPs: è anche una competizione tra ecosistemi, capacità produttive e abilità di scalare migliaia di acceleratori in infrastrutture IA efficienti.
Con la continua crescita dei modelli di IA generativa, queste differenze in architettura, sistemi di memoria ed ecosistemi software determineranno probabilmente quali piattaforme domineranno il calcolo IA del futuro.
cset.georgetown.edu
Pushing the Limits: Huawei's AI Chip Tests U.S. Export Controls
