Samsung V10 BV-NAND, oltre 400 strati e wafer bonding per lo storage dell’IA

Samsung V10 Bonding V-NAND, o BV-NAND, è una memoria flash 3D di decima generazione costruita attorno al wafer bonding e a una struttura con oltre 400 linee di parola. L’azienda la presenta come una tecnologia pensata per i sistemi dell’era dell’intelligenza artificiale, dove servono più capacità, trasferimenti dati più rapidi e consumi inferiori. 12

Nei materiali diffusi il 31 agosto, Samsung indica rispetto alla generazione V9 una densità dei bit superiore di oltre il 58%, velocità I/O oltre 4,8 Gbps — più del 33% in più — e consumi ridotti di oltre il 25%. 28

Come V10 supera i 400 strati

Samsung non ha realizzato l’intera struttura verticale in un unico blocco estremamente alto. Il V10 utilizza invece un processo denominato 3-Stack HARC Merge: le celle vengono suddivise in tre sezioni, prodotte separatamente e poi collegate in verticale. Per affrontare le difficoltà associate a un numero così elevato di strati vengono impiegate anche le tecniche Multi Hole e Zero Dummy Hole. 1317

Il punto è rilevante perché aumentare la densità della NAND non significa semplicemente aggiungere strati. Quando la struttura diventa più alta, crescono le difficoltà di produzione, allineamento e gestione delle prestazioni elettriche. Dividere l’architettura in più sezioni permette di estenderla verticalmente, riducendo parte dei vincoli del processo. Le fonti disponibili confermano la struttura a tre stack e le tecniche di supporto, ma non descrivono in dettaglio ogni fase produttiva.

Che cosa cambia con il wafer bonding

Nel V10, l’array di celle NAND e i circuiti periferici — indicati da Samsung come circuiti “Peri” — vengono separati. I due elementi sono realizzati su wafer differenti e successivamente uniti. In questo modo celle e circuiti di controllo possono essere sviluppati e ottimizzati in modo indipendente prima dell’integrazione finale. 2512

L’obiettivo è aumentare densità e prestazioni senza affidarsi soltanto alla costruzione di un singolo stack sempre più alto. Samsung sostiene inoltre che l’architettura bonded consenta di utilizzare circuiti periferici più performanti, contribuendo ai miglioramenti dichiarati in termini di trasferimento dati ed efficienza energetica. 213

Il significato di “full capping”

Secondo la descrizione riportata nelle fonti disponibili, il termine full capping indica una disposizione nella quale il die periferico inferiore occupa un’area corrispondente a quella del die superiore dell’array di celle, invece di sporgere oltre il suo perimetro. In teoria, questo aiuterebbe a mantenere efficiente l’uso dell’area del chip e del package, conservando al tempo stesso i vantaggi della fabbricazione separata dei due wafer.

È però necessaria cautela. I materiali primari di Samsung confermano chiaramente la separazione tra array e periferia e il loro successivo bonding, ma non documentano in modo indipendente tutti i dettagli geometrici associati al termine “full capping” né verificano con precisione l’implementazione dell’abbinamento delle superfici. L’architettura generale è quindi supportata; l’interpretazione del layout specifico lo è meno.

I miglioramenti dichiarati rispetto a V9

Il confronto comunicato da Samsung con la nona generazione di V-NAND è il seguente:

• Densità dei bit: oltre il 58% in più.
• Velocità I/O: oltre 4,8 Gbps, con un miglioramento superiore al 33%.
• Consumi: oltre il 25% in meno. 2817

Una densità maggiore può consentire di ottenere più spazio di archiviazione a parità, o quasi, di superficie fisica. Samsung ha collegato il V10 a futuri SSD ad alta capacità, comprese soluzioni fino a 128 TB e SSD PCIe Gen7 di nuova generazione, secondo le ricostruzioni dei suoi piani. 13

Questi numeri sono dichiarazioni di prestazioni dell’azienda, non risultati di benchmark indipendenti. Le informazioni disponibili non permettono di stabilire come i miglioramenti si traducano nei singoli SSD, nei diversi carichi di lavoro o in combinazione con specifici controller.

Perché Samsung guarda ai carichi di lavoro dell’IA

I data center per l’IA devono conservare grandi quantità di dati di addestramento, checkpoint dei modelli e altri contenuti ad alta intensità di dati. La NAND non sostituisce la DRAM ad alta larghezza di banda, ma può svolgere un ruolo importante nel livello di storage orientato alla capacità, dove densità e consumi energetici sono fattori decisivi.

Samsung ha presentato il V10 all’interno di una strategia più ampia per la memoria destinata all’IA, insieme a zHBM e zNAND-O. L’azienda descrive zHBM come un concept che avvicina la memoria ad alta larghezza di banda a un acceleratore per l’IA, fino a prevederne l’integrazione verticale. zNAND-O è invece un concept NAND ad alte prestazioni sviluppato nelle versioni a quattro e otto strati. 567

Il filo conduttore è l’integrazione verticale: utilizzare strutture tridimensionali e packaging avanzato per gestire i vincoli di spazio, banda, consumi e temperatura. V10 rappresenta la componente focalizzata sullo storage; zHBM e zNAND-O restano invece architetture concettuali o in sviluppo nelle evidenze disponibili, senza una tempistica produttiva confermata. 167

Commercializzazione e roadmap: che cosa è confermato

Samsung ha presentato V10 come prototipo e tecnologia di nuova generazione alla conferenza Future of Memory and Storage 2026. L’intervista del 31 agosto e i materiali forniti non indicano una data certa per la produzione di massa o per le spedizioni commerciali. 12

Di conseguenza, alcune affermazioni sulla roadmap non dovrebbero essere trattate come impegni ufficiali già confermati. Le fonti disponibili non dimostrano una tempistica definitiva per la commercializzazione di V10, né confermano il lancio di una NAND di undicesima generazione nel 2027 o un obiettivo di 1.000 strati entro il 2030. Rapporti precedenti hanno citato un traguardo di 1.000 strati, ma non equivalgono a una tabella di marcia ufficiale e vincolante di Samsung. 2526

La conclusione più solida, per ora, è più circoscritta: V10 mostra come Samsung intenda andare oltre i 400 strati nella NAND attraverso una struttura cellulare a tre stack e wafer distinti per celle e periferia, con miglioramenti dichiarati in densità, I/O ed efficienza energetica. Quando questa tecnologia arriverà effettivamente sul mercato e con quale ritmo seguiranno le generazioni successive resta ancora da chiarire.