EMIB-T, la scommessa di Intel per i chip AI da 15–25 kW

Alla conferenza ECTC 2026, Intel ha validato EMIB-T con un bump pitch di 36/35 µm su un package da 2× reticolo. Rispetto al pitch da 45 µm utilizzato in Granite Rapids, il risultato rappresenta un aumento del 65% della densità dei bump . L'ingresso nella produzione di fabbrica è previsto nel 2026 .

La tecnologia è particolarmente importante per le memorie HBM4 e HBM4E, che richiedono collegamenti ad alta larghezza di banda e una distribuzione di corrente molto più impegnativa rispetto alle generazioni precedenti .

Il problema dell'underfill nei package giganteschi

Aumentare la superficie non significa semplicemente mettere più chip sullo stesso supporto. Durante l'incapsulamento, il materiale underfill — una resina che riempie gli spazi sotto e attorno ai die — deve distribuirsi senza creare vuoti o concentrazioni di stress.

Su package molto più grandi di un singolo reticolo, un riempimento non uniforme può provocare crepe, delaminazione e difetti meccanici. Intel sta affrontando il problema con la tecnologia distributed mold underfill (DMU), che suddivide l'erogazione del materiale in più zone invece di affidarsi a un unico punto di distribuzione .

Il controllo del flusso è essenziale per la roadmap dell'azienda: Intel dichiara di gestire oggi package da 8× reticolo, punta a superare 12× entro il 2028 e ha indicato una capacità concettuale fino a 24× reticolo per futuri super-chip AI . Il traguardo oltre 12× corrisponderebbe a un singolo package con una superficie superiore a 10.000 mm² .

Dalla produzione attuale al possibile package da 24×

La roadmap resa pubblica da Intel può essere riassunta così:

In parallelo, Intel ha mostrato a NEPCON Japan 2026 un substrato in vetro 10-2-10 thick-core. L'azienda punta a portare la produzione di substrati in vetro per il packaging AI a Rio Rancho, anche se tempi e scala produttiva definitiva restano elementi da verificare sul campo .

Alimentazione, calore e picchi di potenza

Un package da 15–25 kW non può essere trattato come una versione semplicemente più grande di un processore convenzionale. Servono nuove soluzioni su più fronti:

• Alimentazione attraverso i TSV di EMIB-T. Le vie passanti consentono di portare più corrente direttamente verso i chiplet e la memoria HBM, riducendo i limiti dei percorsi convenzionali .
• Dissipazione distribuita. Intel ha presentato un'architettura che distribuisce l'estrazione del calore sull'intera superficie del package, superando le soluzioni termiche concentrate in un singolo punto .
• Raffreddamento microfluidico. I canali integrati nel substrato possono portare il fluido refrigerante più vicino alle aree a maggiore densità termica; Intel ha illustrato questi progressi all'ECTC 2026 .
• Accumulo energetico sul package. Substrati con condensatori integrati aiutano a stabilizzare l'alimentazione durante i transienti, quando la richiesta di corrente cambia rapidamente .

L'idea è far lavorare queste tecnologie come un sistema unico: l'alimentazione arriva più vicino ai die, il calore viene estratto in modo distribuito e i condensatori attenuano i picchi. In prospettiva, un solo package potrebbe quindi gestire livelli di potenza che oggi ricordano più un intero rack server che un singolo componente .

Un ecosistema che va oltre Intel

Per rendere utilizzabile EMIB da un numero maggiore di progettisti, Intel sta costruendo una rete di partner.

Tessolve e la progettazione EMIB

Il 27–28 luglio 2026 Tessolve ha annunciato una collaborazione con Intel Foundry per supportare package basati su EMIB . L'azienda potrà offrire ai clienti servizi che comprendono progettazione, simulazione e sviluppo di architetture eterogenee multi-chiplet.

Il punto non è soltanto aggiungere un fornitore: affidare parte del lavoro a un partner esterno può ridurre la necessità, per i progettisti, di creare internamente competenze specifiche sul packaging avanzato. Tessolve ha inoltre completato un progetto end-to-end di progettazione e simulazione di un package EMIB .

Lens Technology e i substrati in vetro

Il 24 luglio Intel ha firmato con Lens Technology un memorandum d'intesa per esplorare il packaging su substrato in vetro e le connessioni through-glass via (TGV) . I TGV sono collegamenti conduttivi che attraversano il substrato di vetro, con l'obiettivo di aumentare la densità delle interconnessioni e migliorare la gestione dell'alimentazione.

Lens Technology sta costruendo una struttura dedicata di circa 30.000 m² per i substrati in vetro . È però importante distinguere la collaborazione tecnica da un accordo industriale: il memorandum è non vincolante e riguarda sviluppo e validazione dei processi; non equivale ancora a un contratto di produzione con volumi garantiti .

Sul fronte degli strumenti di progettazione elettronica, Cadence, Synopsys e Siemens EDA stanno sviluppando workflow e reference flow per le architetture EMIB-T all'interno dell'ecosistema Intel Foundry .

Intel contro TSMC, Samsung e AMD

La sfida principale è con TSMC, che rimane il riferimento per la produzione ad alto volume del packaging AI. La piattaforma CoWoS — Chip-on-Wafer-on-Substrate — è usata per gli acceleratori di NVIDIA e AMD. A ECTC 2025, TSMC ha dimostrato il raffreddamento liquido direct-to-silicon su CoWoS, con una resistenza termica di 0,055 °C/W e un funzionamento oltre 2,6 kW su interposer da 3.300 mm² .

TSMC sta lavorando anche sui substrati con anima in vetro, ma ha indicato la seconda metà del decennio come orizzonte per la produzione, mentre Intel spinge per un percorso più ravvicinato . Secondo CNBC, nell'aprile 2026 NVIDIA stava assicurandosi capacità CoWoS e valutando Intel come fornitore secondario di packaging, un segnale della pressione sulla capacità produttiva di TSMC .

Samsung propone le piattaforme I-Cube per il packaging 2.5D e X-Cube per quello 3D. L'azienda sta investendo anche nel copper bonding ibrido per l'impilamento tridimensionale e dispone di un proprio programma sui substrati in vetro, ma ha reso pubblici meno dettagli sui package oltre 4–6× reticolo.

AMD, invece, è soprattutto un cliente del sistema produttivo: per gli acceleratori MI300 e MI400 si affida principalmente al packaging CoWoS di TSMC e utilizza la propria Infinity Architecture per l'interconnessione tra chiplet. Non gestendo fab proprie di packaging avanzato, AMD non è un concorrente diretto di Intel su questa specifica tecnologia.

La vera scommessa di Intel

Intel cerca di differenziarsi su due assi: package molto più grandi e integrazione verticale di progettazione, fabbricazione e packaging. Se i carichi AI continueranno a richiedere più memoria, più chiplet e più potenza nello stesso sistema, superare il limite del reticolo potrebbe diventare un vantaggio concreto.

TSMC parte però da una posizione più solida nella produzione di massa, con una filiera clienti più ampia e risultati termici già dimostrati su CoWoS. Il punto decisivo non sarà quindi soltanto chi mostra il package più grande, ma chi riuscirà a produrlo con resa elevata, raffreddarlo in modo affidabile e consegnarlo su scala industriale.

EMIB-T è la risposta di Intel a questo problema: non una singola innovazione, ma un insieme di interconnessioni, gestione dell'underfill, alimentazione, raffreddamento e materiali destinato a trasformare il package nel vero campo di battaglia dei chip AI.