PSMC e UMC: i due pilastri taiwanesi della sfida EMIB-T di Intel a TSMC CoWoS

Il ruolo esclusivo di PSMC: fornitore di condensatori al silicio con capacità già interamente prenotata

PSMC si è aggiudicata il ruolo di fornitore esclusivo di condensatori al silicio per il packaging avanzato EMIB-T di Intel attraverso la sua piattaforma IPD a 12 pollici . Dopo aver ottenuto la certificazione EMIB e avviato la produzione stabile a luglio 2026, PSMC sta ora accelerando verso 10.000 wafer da 12 pollici al mese entro il 2027, con la sua capacità già interamente prenotata .

Non si tratta di un ruolo secondario. I condensatori al silicio sono fondamentali per l'erogazione di potenza in questi enormi package AI, e la designazione esclusiva di PSMC segnala che Intel si è impegnata con un'unica fonte validata per questo componente chiave—almeno per la fase iniziale di produzione.

Il ruolo di UMC a valle: la costruzione dei ponti in silicio

Anche UMC sta beneficiando di un significativo aumento degli ordini, producendo dispositivi passivi integrati (IPD) che vengono poi forniti da PSMC alla catena EMIB-T di Intel . Secondo le fonti, UMC produce i ponti in silicio EMIB nelle sue fab da 12 pollici a Taiwan e Singapore .

Questo rende UMC un nodo secondario ma importante nello stesso canale di fornitura: PSMC funge da fornitore certificato e UMC da partner di fonderia che alimenta quel canale. Insieme, creano un hub di fornitura incentrato su Taiwan per l'EMIB-T di Intel, che rispecchia la concentrazione della filiera CoWoS di TSMC attorno a partner locali .

EMIB-T vs. CoWoS: la differenza architetturale fondamentale

L'innovazione chiave di EMIB è architetturale: invece di posizionare tutti i chiplet su un grande e costoso interposer di silicio (l'approccio CoWoS), EMIB incorpora piccoli ponti di silicio direttamente nel substrato organico, posizionati solo dove servono collegamenti chip-to-chip . EMIB-T aggiunge through-silicon vias (TSV) al ponte, consentendo l'erogazione verticale di potenza—fondamentale per gli acceleratori AI di classe HBM4 .

Ecco come si confrontano le due piattaforme su parametri chiave:

La capacità CoWoS di TSMC dovrebbe crescere da ~675.000 wafer/mese nel 2025 a 1.275.000 nel 2026 e 2.310.000 nel 2027 . Eppure la domanda è così intensa che la piattaforma rimane strutturalmente esaurita per i clienti AI premium, creando un vento favorevole enorme per l'EMIB-T di Intel .

La vittoria della TPU di Google: il momento decisivo per Intel Foundry

La prossima TPU di Google, nome in codice "Humufish" (v9), utilizzerà Intel EMIB-T invece di TSMC CoWoS, secondo SemiAnalysis e numerosi report che lo confermano . Questo segna il primo chip AI di punta di un hyperscaler a rompere pubblicamente con CoWoS.

Alphabet ha piazzato un ordine di fonderia per oltre 3 milioni di chip TPU con Intel, con consegna prevista prima del 2028—il più grande contratto di volume per chip AI mai ottenuto da Intel Foundry . Google dovrebbe produrre più di 6 milioni di TPU tra il 2027 e il 2028, con la quota di Intel che rappresenterà circa la metà della produzione totale nel 2028 .

La roadmap delle TPU di Google mostra la generazione v8 (Sunfish/Zebrafish) che rimane su TSMC N2/CoWoS per la seconda metà del 2027, mentre la v9 Humufish passa a Intel EMIB-T specificamente per alleviare i colli di bottiglia di CoWoS . La decisione è guidata sia dal costo che dalla capacità: Google si sposta verso il packaging di Intel per un vantaggio di costo di circa il 50%, costruendo al contempo una relazione con un secondo fornitore di packaging ad alto volume .

Il rischio critico: il collo di bottiglia della resa del substrato

Questo è il numero che impedisce alla narrativa EMIB-T di essere una vittoria netta. Mentre le rese dei ponti EMIB-T di Intel superano apparentemente il 90% a livello di validazione, le rese dei substrati rimangono vicine al 50% . Questo è il collo di bottiglia che impedisce la produzione di massa su larga scala.

L'amministratore delegato di Intel, Lip-Bu Tan, ha confermato alla J.P. Morgan Global Technology Conference che i clienti stanno pagando anticipatamente i fornitori taiwanesi e giapponesi di substrati per assicurarsi capacità—con quattro fornitori di Taiwan e due del Giappone che hanno richiesto impegni anticipati . Unimicron, partner di Intel per i substrati, ha dichiarato che EMIB-T non raggiungerà la piena produzione di massa prima dell'inizio del 2028 .

L'analista Ming-Chi Kuo ha notato che le piattaforme CoWoS da 5,5 reticoli di TSMC puntano a rese che partono da circa il 98% nel 2026, dando a Intel un divario di resa significativo da colmare .

Implicazioni strategiche per il 2027-2028

È in corso una riconfigurazione del settore. I vincoli di capacità di CoWoS stanno costringendo gli hyperscaler a qualificare packaging alternativi, e l'EMIB-T di Intel è l'alternativa più credibile disponibile. La piattaforma offre un vantaggio di costo di circa il 50%, un bump pitch validato di 36/35 µm (aumento del 65% nella densità di bump rispetto a Granite Rapids) e una capacità di package superiore a 4,5 reticoli .

Se Intel risolve il problema della resa del substrato entro il 2027-2028, EMIB-T potrebbe conquistare una quota significativa del packaging AI da CoWoS, in particolare dagli hyperscaler (Google, potenzialmente Meta) che cercano attivamente una seconda fonte per mitigare il rischio di approvvigionamento di CoWoS . In caso contrario, la finestra si restringe mentre la massiccia espansione della capacità CoWoS di TSMC (raddoppio entro il 2027) raggiunge la domanda .

La vittoria di Google convalida Intel Foundry come seconda fonte valida per il packaging avanzato per i più grandi acquirenti di chip AI al mondo. Questo potrebbe catalizzare ulteriori vittorie di design da parte di altri progettisti di chip AI attualmente vincolati dai tempi di consegna di CoWoS e dal rischio di fornitore unico .

Il ruolo di fornitore esclusivo di PSMC e il coinvolgimento a valle di UMC creano un hub di fornitura incentrato su Taiwan per l'EMIB-T di Intel—un'arma a doppio taglio. Rispecchia il rischio di concentrazione geografica della filiera CoWoS di TSMC, ma blocca anche una capacità impegnata da partner già comprovati in operazioni di fonderia ad alto volume .