TSMC CoPoS: Dentro il piano per sfidare il dominio di Samsung nel packaging a pannello

L'industria dei semiconduttori sta vivendo una rivoluzione nel packaging, e TSMC sta facendo una scommessa importante sul packaging a livello di pannello (Panel-Level Packaging, PLP) per rompere il vantaggio iniziale di Samsung e alleviare l'enorme collo di bottiglia nella capacità produttiva della sua tecnologia di punta, il CoWoS. Al centro di questa spinta c'è CoPoS, acronimo di Chip-on-Panel-on-Substrate, una nuova piattaforma che sostituisce i tradizionali wafer circolari di silicio con pannelli quadrati per impacchettare più chip per l'IA a un costo inferiore. La linea pilota è ora operativa, ma il percorso verso la produzione di grandi volumi non è ancora chiaro.

Cosa rende CoPoS diverso

CoPoS è la risposta di TSMC ai limiti di scalabilità del packaging a livello di wafer. Invece di processare wafer circolari da 300 mm, utilizza pannelli quadrati che misurano 310 mm × 310 mm e, in futuro, dimensioni ancora maggiori. Il cambiamento di geometria fa una differenza sorprendentemente grande: passare da una forma rotonda a una quadrata aumenta drasticamente la superficie utilizzabile, consentendo di alloggiare molti più chip per substrato e riducendo il costo per ogni chip confezionato .

La tecnologia integra l'approccio maturo CoWoS (Chip-on-Wafer-on-Substrate) di TSMC con le tecniche di Fan-Out Panel-Level Packaging (FOPLP). Il risultato è una piattaforma progettata su misura per le dimensioni estreme dell'interposer e l'integrazione di chiplet richieste dalle GPU IA e dagli ASIC personalizzati di prossima generazione . Nvidia è ampiamente considerata un cliente chiave nella fase iniziale, e si prevede che CoPoS supporterà i suoi processori IA della generazione post-Blackwell, noti come Rubin .

TSMC ha presentato la linea di prodotti CoPoS da 310 mm × 310 mm al suo Simposio Tecnologico del Nord America del 2025, con l'obiettivo di iniziare le spedizioni dei prodotti entro la fine del 2028 .

Dalla linea pilota alla produzione di massa: un calendario incerto

Il lancio di CoPoS si sta sviluppando su due binari. Il primo è la linea pilota, che è progredita secondo i piani. Le consegne delle attrezzature al team di R&S sono iniziate a febbraio 2026, e la linea pilota completa presso lo stabilimento di Longtan della controllata VisEra è stata ultimata a giugno 2026 . Durante l'assemblea annuale degli azionisti di TSMC del 4 giugno, il Presidente e CEO C.C. Wei ha confermato pubblicamente che la linea pilota è attiva, i materiali e i consumabili sono assicurati ed è in corso una validazione completa delle attrezzature e dei processi .

Il secondo binario è la produzione di massa, e qui il quadro è meno certo. La finestra temporale più citata tra le fonti della catena di fornitura e del settore è tra la fine del 2028 e la prima metà del 2029, con la produzione su larga scala concentrata presso la fabbrica AP7 di TSMC a Chiayi, Taiwan . Alcuni rapporti suggeriscono addirittura che le spedizioni potrebbero iniziare entro la fine del 2028 .

Tuttavia, un rapporto contrastante dell'aprile 2026 sostiene che la produzione di massa sia stata posticipata al quarto trimestre del 2030, circa due anni dopo rispetto a quanto ipotizzato da molti osservatori del mercato. Il ritardo, secondo quanto riportato da DigiTimes, deriverebbe da persistenti sfide tecniche legate all'"uniformità" e alla "deformazione" (warpage) quando si scala verso dimensioni di pannello . Si prevede comunque che le spese in conto capitale di TSMC per il packaging avanzato crescano a un tasso annuo composto del 24% dal 2025 al 2027, sottolineando quanto questa scommessa sia diventata centrale nella tabella di marcia dell'azienda .

Costruire una nuova catena di fornitura

TSMC non sta sviluppando CoPoS da sola. L'azienda sta attivamente costruendo una filiera completa di materiali, componenti e attrezzature, e ha già iniziato a qualificare partner taiwanesi . All'inizio del 2026, la cosiddetta "squadra nazionale del packaging avanzato" di Taiwan si è ampliata con l'ingresso di due nuove aziende locali nell'ecosistema CoPoS, un chiaro segnale di quanto TSMC stia investendo in una base di fornitura localizzata per supportare l'espansione .

La rivalità con Samsung

Oggi Samsung è il chiaro leader nel packaging a livello di pannello. L'azienda sta commercializzando questa tecnologia da anni, applicandola a processori mobili e circuiti integrati per la gestione dell'alimentazione, e sta ora sviluppando la tecnologia System-on-Panel (SoP) su pannelli ultra-grandi, puntando a clienti come Tesla . La piattaforma FOPLP di Samsung offre già vantaggi significativi rispetto al packaging convenzionale, come un fattore di forma ridotto fino al 40% e prestazioni termiche migliori del 15% .

TSMC è arrivata in ritardo sul packaging a pannello, iniziando un serio lavoro di sviluppo solo nel 2024 . Ma CoPoS rappresenta un contrattacco mirato. Piuttosto che competere direttamente sui chip mobili o commodity, TSMC sta progettando CoPoS specificamente per i processori IA più grandi e complessi – le GPU Nvidia, gli ASIC degli hyperscaler e altri chip per il calcolo ad alte prestazioni che definiranno il prossimo decennio dell'architettura dei data center . Se TSMC riuscirà a risolvere i problemi ingegneristici su scala di pannello e a centrare una finestra di produzione di massa tra il 2028 e il 2029, potrà seriamente erodere il vantaggio della prima mossa di Samsung con una piattaforma costruita appositamente per l'era dell'IA.

Il mercato in gioco, alimentato dall'IA

Il mercato del packaging avanzato si trova in quello che gli analisti descrivono come un "ciclo d'oro" di crescita simultanea di volumi e prezzi, guidato interamente dalla domanda di calcolo per l'IA . I numeri raccontano la storia:

• Nel 2026, si prevede che il mercato globale del packaging avanzato per semiconduttori raggiungerà una cifra compresa tra circa 44 e 59 miliardi di dollari, con Sigmaintell Consulting che stima 58,7 miliardi .
• Per i primi anni '30, le stime divergono ampiamente a seconda di cosa viene incluso. Bloomberg Intelligence vede il solo mercato del packaging 2.5D/3D crescere del 26% annuo fino a raggiungere 80,5 miliardi di dollari entro il 2033 . Grand View Research prevede un mercato totale del packaging avanzato di 66 miliardi di dollari entro il 2033, con un CAGR più conservativo del 6%, mentre Fortune Business Insights stima 94,3 miliardi di dollari entro il 2034 con un CAGR dell'8,6% .
• Il segmento specifico per i chip IA è stato valutato in circa 7,5 miliardi di dollari nel 2025 e si prevede che cresca di circa il 12% annuo per raggiungere i 22,5 miliardi di dollari entro il 2035 .

Nonostante la rapida espansione della capacità, l'offerta di packaging 2.5D e 3D rimane persistentemente scarsa. Sigmaintell prevede che lo squilibrio durerà almeno fino alla seconda metà del 2027 . CoPoS è la risposta a lungo termine di TSMC a questa carenza: un modo per superare il tetto massimo a livello di wafer e sbloccare una capacità che l'attuale infrastruttura CoWoS semplicemente non può fornire.

Una domanda decisiva senza risposta

La più grande variabile in questa intera tabella di marcia è l'ingegneria, non la domanda di mercato. Se TSMC riuscirà o meno a risolvere i problemi di uniformità e deformazione a livello di pannello che hanno afflitto lo sviluppo iniziale determinerà se CoPoS arriverà come un nuovo e potente concorrente alla fine di questo decennio, o se slitterà verso il 2030 . Allo stato attuale, a metà del 2026, la linea pilota è completa, la catena di fornitura si sta formando e i capitali sono stati stanziati. Il resto dipende dalle curve di rendimento che TSMC riuscirà a estrarre dai pannelli quadrati.