Nvidia Feynman potrebbe trasformare il packaging di TSMC nel nuovo collo di bottiglia dell’AI

Secondo le indiscrezioni, Nvidia salterebbe la famiglia N2 per passare direttamente all’A16 di TSMC, descritto nei report come un processo di classe 2 nanometri avanzata o 1,6 nanometri.

Una simile combinazione potrebbe aumentare la densità di calcolo e aiutare a gestire i problemi di consumo, distanza elettrica e integrità del segnale che emergono nei cluster AI di dimensioni sempre maggiori. Non sono però disponibili specifiche finali verificate sulle prestazioni o sulla larghezza di banda di Feynman: eventuali numeri più precisi non vanno quindi considerati dati ufficiali.

Perché il packaging è cruciale

Per realizzare Feynman, TSMC non dovrebbe fornire soltanto più wafer di logica avanzata. Dovrebbe coordinare diversi livelli produttivi contemporaneamente:

• Produzione della logica A16: il processo dovrebbe raggiungere rese produttive e volumi sufficienti per una piattaforma Nvidia ad alta diffusione. L’uso dell’A16 è riportato da diverse fonti, ma allocazioni ai clienti e configurazione finale restano non confermate.
• Integrazione 3D con SoIC: un maggior numero di chiplet impilati verticalmente richiederebbe più capacità di bonding e collaudo, oltre a un controllo rigoroso di resa, dissipazione termica e affidabilità.
• HBM e packaging 2.5D: la piattaforma dovrebbe combinare l’integrazione 3D con HBM e processi di packaging avanzato come CoWoS o tecnologie successive. Le fonti non stabiliscono quale sarà il package definitivo di Feynman.
• Produzione CPO: motori ottici e chip di switching dovrebbero essere integrati e testati come un sistema affidabile e ripetibile, non soltanto come una dimostrazione limitata. TSMC è indicata come parte della filiera dei prodotti CPO di Nvidia, sia per la fotonica al silicio sia per il packaging.

La conseguenza strategica è chiara: la capacità di packaging potrebbe diventare importante quanto quella dei transistor. Un impianto può fabbricare la logica più avanzata, ma un’acceleratrice AI completa deve anche assemblare chiplet, memoria e collegamenti ottici con rese, consumi e caratteristiche termiche accettabili.

SoIC: una capacità che dovrebbe crescere rapidamente

I report della catena di fornitura descrivono un’espansione marcata della capacità SoIC di TSMC. I piani precedenti indicavano circa 10.000-15.000 wafer al mese nel corso del 2026, con un obiettivo di 20.000 wafer mensili entro la fine dello stesso anno. Il nuovo obiettivo riportato sarebbe di circa 50.000 wafer al mese entro la fine del 2027.

Se confermata, la crescita rappresenterebbe un aumento di 2,5 volte rispetto all’obiettivo di 20.000 wafer mensili previsto per fine 2026. La domanda non arriverebbe soltanto da Nvidia: i report citano anche AMD e altri clienti del packaging avanzato. Di conseguenza, l’intera capacità non sarebbe necessariamente destinata a Feynman.

Si tratta comunque di cifre di pianificazione riportate dalla filiera, non di assegnazioni produttive confermate da Nvidia. Inoltre, i wafer SoIC non equivalgono direttamente al numero di sistemi Feynman finiti: il risultato dipenderebbe dalle dimensioni dei die, dal design del package, dalle rese e dai test a valle.

AP7 e AP8: dove si concentra l’espansione

La costruzione dei nuovi impianti riguarda soprattutto AP7 a Chiayi e AP8 nel Southern Taiwan Science Park, nell’area di Tainan.

AP7 è descritto come un progetto articolato in otto fasi. Secondo i report, le prime fasi comprendono già attività di installazione, mentre quelle successive si trovano in diversi stadi di autorizzazione e pianificazione. Il sito dovrebbe poter supportare più tecnologie di packaging avanzato, tra cui SoIC, CoWoS e processi legati alla CPO, in funzione delle esigenze dei clienti.

AP8 è invece descritto come un progetto in tre fasi, P1-P3, con un’attenzione particolare a tecnologie di packaging avanzato come CoWoS. Le informazioni pubbliche non offrono date sufficientemente affidabili, fase per fase, da trasformare ogni traguardo edilizio in una scadenza certa per la produzione.

Il punto più importante è il calendario. Impianti, macchinari, qualificazione dei processi e controllo delle rese devono essere preparati molto prima che una nuova acceleratrice raggiunga i volumi commerciali. Se Feynman è davvero attesa nella seconda metà del 2028, le decisioni sulla capacità devono arrivare anni prima.

Rubin è ancora in rampa mentre Feynman prende forma

Il passaggio da una generazione all’altra non sarà un semplice cambio della guardia. Nvidia sta portando Vera Rubin verso la produzione su larga scala e, allo stesso tempo, starebbe spostando risorse di ricerca, sviluppo e supply chain verso Feynman. I materiali ufficiali di Nvidia descrivono Vera Rubin come una piattaforma in fase di piena produzione, mentre i report industriali collocano Feynman nella seconda metà del 2028.

Questa sovrapposizione consente a Nvidia di mantenere una cadenza regolare senza attendere la fine di una generazione prima di preparare la successiva. Per TSMC e i suoi fornitori, però, significa sostenere la domanda di Rubin mentre si qualificano un nuovo processo, package più complessi, componenti ottici e materiali destinati a Feynman.

Il significato degli switch CPO di Nvidia

La piattaforma Spectrum-X Ethernet Photonics offre un’anticipazione della direzione attribuita a Feynman. Il sistema integra l’ottica co-packaged direttamente vicino all’ASIC di switching, riducendo la distanza percorsa dai segnali ad alta velocità attraverso connessioni elettriche. Nvidia afferma che il prodotto ha raggiunto la produzione grazie alla co-progettazione tra aziende del settore dei semiconduttori e dei sistemi.

Nei materiali ufficiali, Nvidia descrive Spectrum-X Ethernet Photonics come un sistema Ethernet CPO da 200 gigabit per linea, con una larghezza di banda fino a 409,6 terabit al secondo. La pagina del prodotto indica una disponibilità nella seconda metà del 2026; i report industriali hanno inoltre parlato di spedizioni a partner selezionati e del passaggio alla produzione su larga scala.

La filiera riportata assegna a TSMC un ruolo nella produzione della fotonica al silicio e a Foxconn l’assemblaggio del sistema switch finito. Altri partner partecipano alla produzione del packaging a livello di chip, ai test, ai laser e ai sottoinsiemi ottici.

La CPO è rilevante perché, nei cluster AI più grandi, il limite può trovarsi nella rete tra le acceleratrici e non soltanto nella potenza di calcolo dei chip. Consumi, larghezza di banda, portata dei collegamenti elettrici e integrità del segnale possono ridurre le prestazioni complessive del sistema. Portare l’ottica più vicino al silicio mira ad affrontare una parte di questo problema, anche se volumi produttivi, affidabilità e adozione da parte dei clienti restano verifiche decisive.

La conseguenza per l’infrastruttura AI del 2028

Il caso Feynman mostra come la roadmap di Nvidia stia diventando anche un segnale per gli investimenti di TSMC. Le scelte su chiplet, HBM, SoIC e CPO possono anticipare la spesa per impianti, macchinari, materiali e collaudi, invece di limitarsi a utilizzare capacità già disponibile.

Tre aspetti sono particolarmente importanti:

1. Il packaging avanzato può diventare il vincolo strategico. L’obiettivo riportato di passare da 20.000 a 50.000 wafer SoIC al mese suggerisce che la capacità di integrazione 3D, insieme a rese, substrati, test e gestione termica, potrebbe contare quanto la disponibilità di wafer sul nodo più avanzato.
2. La filiera dovrà seguire il ritmo di Nvidia. Costruzione degli impianti e installazione delle apparecchiature devono iniziare in anticipo, perché la capacità di packaging avanzato non può essere aggiunta rapidamente dopo l’avvio delle spedizioni di una nuova acceleratrice.
3. I cloud provider dovranno finanziare sistemi completi. Un’infrastruttura AI del 2028 richiederebbe più delle sole acceleratrici: servirebbero sistemi con HBM, packaging avanzato, reti ottiche, alimentazione e raffreddamento ad alta densità. Questa è un’inferenza basata sulla direzione tecnologica riportata, non una previsione ufficiale della spesa dei cloud provider.

Feynman, quindi, è importante come segnale della supply chain almeno quanto lo è come futuro nome di prodotto. Se le indiscrezioni saranno confermate, Nvidia starebbe chiedendo a TSMC di far maturare in modo sincronizzato logica A16, stacking SoIC, integrazione HBM e networking CPO. Il prossimo collo di bottiglia dell’AI potrebbe non essere soltanto il transistor più piccolo, ma la capacità dell’industria di assemblare e collegare sistemi enormi in modo affidabile e su scala industriale.