La scommessa di MediaTek su Intel EMIB-T: una sfida al dominio di TSMC nel packaging avanzato

Per Intel Foundry, questo è uno spartiacque. Conquistare un design di punta da MediaTek—un'azienda storicamente fedelissima a TSMC—rappresenta una potente convalida esterna del fatto che la sua tecnologia EMIB-T non è solo un'alternativa su carta, ma un'opzione produttiva concreta per acceleratori AI complessi. Il CFO di Intel, Dave Zinsner, ha recentemente dichiarato che l'azienda è "vicina a chiudere accordi che valgono miliardi all'anno in termini di ricavi" solo per il packaging avanzato, con EMIB-T come principale motore di crescita .

Questo impegno è cruciale perché colma una debolezza cronica nella narrazione di Intel come fonderia: la mancanza di storie di successo di alto profilo con clienti terzi. Con MediaTek a bordo, EMIB-T si trasforma da curiosità tecnica a offerta commerciale credibile, dando ad altri hyperscaler e progettisti di chip la fiducia necessaria per diversificare le proprie catene di fornitura, allontanandosi dalla satura capacità CoWoS di TSMC .

EMIB-T vs. CoWoS: un bivio tecnico

La scelta tra l'EMIB-T di Intel e il CoWoS di TSMC è una decisione architetturale fondamentale che impatta costi, scalabilità e distribuzione dell'alimentazione. La differenza sostanziale risiede nel modo in cui collegano più "die" di calcolo e stack di memoria HBM (High Bandwidth Memory).

Il CoWoS di TSMC (Chip-on-Wafer-on-Substrate) utilizza un grande interposer di silicio passivo come base su cui poggiano tutti i chip. L'interposer, a piena dimensione, funge da autostrada dati ad altissima densità con migliaia di connessioni verticali (TSV), offrendo una larghezza di banda estrema ma a un costo molto elevato . La dimensione dell'interposer è vincolata dal limite reticolare della litografia, il che limita la dimensione massima del package e può impattare negativamente le rese quando la complessità aumenta .

L'EMIB-T di Intel (Embedded Multi-die Interconnect Bridge with Through-Silicon Vias) adotta un approccio completamente diverso. Invece di un interposer monolitico, inserisce minuscoli ponti di silicio localizzati direttamente nel substrato organico del package, solo nei punti esatti dove sono necessarie connessioni ad alta velocità tra die specifici . Questo elimina il costoso blocco di silicio a piena dimensione, riducendo i costi dei materiali e consentendo package fisicamente più grandi (fino a ben 120×180 mm), in grado di integrare oltre 38 bridge die e più di 12 chiplet di dimensioni reticolari, proprio perché il package non è limitato dal reticolo di un singolo interposer .

Un aggiornamento chiave di EMIB-T rispetto alla versione legacy è l'introduzione di TSV (Through-Silicon Vias) all'interno dei ponti. Mentre l'EMIB originale instradava i segnali intorno al ponte, EMIB-T li instrada attraverso di esso, migliorando drasticamente l'integrità del segnale e l'erogazione di potenza, riducendo la resistenza di oltre il 30% rispetto al vecchio percorso di alimentazione "a sbalzo" . La tecnologia integra anche condensatori MIM ad alta potenza, rendendola più adatta alle esigenze di alimentazione di memorie di classe HBM4 .

In sintesi, il CoWoS privilegia la massima larghezza di banda tramite un costoso interposer unificato, mentre EMIB-T offre un'architettura più modulare, potenzialmente più economica e massicciamente scalabile, al prezzo di una minore maturità dell'ecosistema e rese produttive ancora da comprovare su larga scala.

La tabella di marcia: dal tape-out alla produzione

L'impegno di MediaTek ha una tempistica concreta e aggressiva. L'azienda ha comunicato che il progetto punta al tape-out nel quarto trimestre del 2026, con l'inizio della produzione di massa nel quarto trimestre del 2027 . Questo programma si allinea con la roadmap di Intel, che prevede per quest'anno l'inizio della produzione in fabbrica di EMIB-T, con la più ampia tecnologia EMIB destinata a un significativo incremento dei ricavi nella seconda metà del 2026 . Il tape-out di fine 2026 rappresenta il momento critico del "congelamento del design", dopo il quale inizierà il lungo e rischioso percorso per raggiungere le rese necessarie alla produzione in grandi volumi.

L'avvertimento dell'analista: i timori di Kuo sul gap di resa

Questo ambizioso programma è messo in ombra da un importante rischio tecnico: la resa (yield). Il rinomato analista Ming-Chi Kuo è emerso come una voce di primo piano nel invitare alla cautela, avvertendo che la transizione dalla convalida alla produzione di massa sarà eccezionalmente difficile.

Secondo le informazioni trapelate, il processo EMIB-T di Intel ha raggiunto una resa di convalida tecnologica di circa il 90% sulla TPU di nuova generazione di Google, nome in codice "Humufish", anch'essa prevista per la seconda metà del 2027 . Sebbene Kuo descriva il raggiungimento del 90% come "un dato molto positivo ma ragionevole" per una tecnologia ancora in fase di sviluppo, sottolinea che è "significativamente al di sotto" dell'obiettivo di resa di circa il 98% considerato necessario per una produzione di massa commercialmente sostenibile .

Crucialmente, Kuo traccia una netta distinzione tra resa di convalida e resa di produzione reale, notando che, con alcune specifiche di Humufish ancora non definitive, la cifra del 90% rappresenta dati di convalida limitati piuttosto che una previsione di produzione affidabile . Il suo avvertimento più tagliente è che passare dal 90% al 98% è più difficile che arrivare dall'inizio del progetto al 90% . Quest'ultimo tratto è dove le intricate interazioni tra design, processo e materiali creano un tortuoso panorama di ottimizzazione. Un rapporto di Citibank rafforza questa visione cautelativa, notando che, grazie al suo ecosistema maturo e dominante, TSMC deve affrontare una pressione competitiva minima da parte di Intel nel breve termine .

La segreta connessione con Google

Ad aggiungere complessità alla vicenda è la partnership ampiamente riportata ma ufficialmente non confermata tra MediaTek e Google. Fonti della catena di fornitura riferiscono con insistenza che MediaTek sta progettando ASIC AI personalizzati, inclusa una Tensor Processing Unit (TPU), per un importante cliente di data center—fortemente identificato in Google . La resa di convalida del 90% di EMIB-T è stata raggiunta proprio sulla TPU di nuova generazione di Google, nome in codice "Humufish" .

Tuttavia, MediaTek ha pubblicamente rifiutato di identificare Google come cliente e non ha commentato se utilizzerà la tecnologia EMIB per i chip di Google . Questa ambiguità rende l'impegno esclusivo con EMIB-T ancora più significativo: suggerisce che almeno un grande cliente è stato sufficientemente convinto dalla roadmap di packaging di Intel da approvare un progetto su di essa, una decisione che, a quanto si dice, è stata dettata dai vantaggi in termini di costi e capacità di EMIB rispetto a un CoWoS saturo .

Un cambio di strategia, non una defezione

L'impegno esclusivo con EMIB-T rappresenta una drammatica svolta strategica. Appena pochi giorni prima dell'annuncio al COMPUTEX, la postura pubblica di MediaTek era quella di un fornitore neutrale a doppia fonte. Il Vicepresidente Senior Vince Hu aveva dichiarato: "Siamo uno dei pochi fornitori di silicio personalizzato che supportano sia il CoWoS (di TSMC) che l'EMIB (di Intel). Lasciamo che siano i nostri clienti a scegliere" .

Il salto da una posizione neutrale a un impegno esclusivo e specifico per progetto segnala fiducia, ma anche l'intensa pressione per assicurarsi capacità produttiva. In ultima analisi, la decisione appare pragmatica, non un divorzio totale. MediaTek continua la sua profonda relazione con TSMC, effettuando il tape-out del suo prossimo SoC di punta per smartphone sul processo N2P di TSMC . Per MediaTek, la scommessa su EMIB-T è una strategia a doppio binario per garantire di poter servire le proprie ambizioni nel campo dei chip AI senza essere limitata dal collo di bottiglia di un unico fornitore, anche se questo significa affrontare l'immenso rischio tecnico di portare sul mercato una nuova tecnologia di packaging.