TSMC, la prossima sfida dell’AI si gioca tra packaging e fotonica

Il messaggio centrale di TSMC a SEMICON Taiwan 2026 è netto: la prossima fase dell’intelligenza artificiale non si vincerà migliorando soltanto i processori o i modelli, ma progettando l’intero sistema. La roadmap dell’azienda combina processi logici avanzati, stacking 3D SoIC, packaging 2.5D CoWoS e fotonica al silicio per trasferire i dati in modo più efficiente all’interno di sistemi AI sempre più grandi. 13

L’obiettivo: 50 volte più calcolo di sistema entro il 2029

TSMC prevede che l’integrazione tra SoIC e CoWoS possa portare le prestazioni complessive di calcolo di un sistema a circa 50 volte il livello del 2024 entro il 2029. Non si tratta quindi di una promessa riferita a un singolo chip, ma al risultato ottenuto combinando più die di calcolo, memoria ad alta larghezza di banda e interconnessioni ad alta densità. 3

La roadmap 3DFabric riportata prevede l’integrazione N2P su N3P con SoIC nel 2026 e A14 su A14 nel 2029, con un passo delle interconnessioni destinato a raggiungere 4,5 micrometri. L’obiettivo è aumentare la densità e l’efficienza dei collegamenti tra componenti impilati o affiancati. 315

Perché l’inferenza sta cambiando l’infrastruttura AI

April Li, direttrice dello sviluppo commerciale di TSMC per l’intelligenza artificiale e l’high-performance computing, ha affermato che la domanda di calcolo AI cresce a un ritmo di circa cinque volte l’anno. Ha inoltre citato un aumento di quasi 500 volte dei token di inferenza rispetto al 2022. 13

L’inferenza è la fase in cui un sistema AI risponde agli utenti o svolge attività, e sta diventando più importante dell’addestramento di modelli sempre più grandi. I sistemi capaci di ragionamento e gli agenti AI possono generare ed elaborare molti più token per ogni interazione, mentre gli agenti destinati alle aziende e le applicazioni di “physical AI” sono pensati per operare continuamente in flussi di lavoro reali. 123

La conseguenza è rilevante: l’infrastruttura futura dovrà sostenere inferenze frequenti e ad alto volume. Più utenti, più richieste e più calcolo per ciascuna richiesta aumentano la pressione su acceleratori, memoria, rete, alimentazione e sistemi di raffreddamento.

Il vero collo di bottiglia? Lo spostamento dei dati

La tesi di Li a favore della progettazione a livello di sistema nasce da un problema di efficienza. Lo spostamento dei dati può rappresentare fino al 60% dell’attività nei carichi di lavoro AI tipici, mentre costosi acceleratori possono funzionare con un’utilizzazione inferiore al 40%. 123

Aggiungere semplicemente più capacità di calcolo, quindi, non garantisce miglioramenti proporzionali. I dati devono viaggiare tra logica e memoria, tra package diversi, all’interno dei rack e attraverso il data center senza consumare troppa energia o superare i limiti di raffreddamento.

La risposta proposta da TSMC è ottimizzare l’intero percorso: calcolo, memoria, interconnessioni, storage, alimentazione, raffreddamento, rack e infrastruttura del data center. In questa prospettiva, il packaging avanzato non è più soltanto una fase produttiva, ma diventa parte integrante dell’architettura del sistema AI.

CoWoS più grandi per sistemi AI multi-die

Secondo i resoconti sulla roadmap del packaging avanzato, TSMC è già in produzione con package CoWoS da 5,5 volte la dimensione del reticolo e punta a package da 14 volte il reticolo intorno al 2028, con configurazioni riportate di circa 10 die di calcolo e 20 stack HBM. 3

CoWoS, acronimo di chip-on-wafer-on-substrate, integra logica e memoria ad alta larghezza di banda in un package compatto. Superfici più grandi consentono agli acceleratori AI di combinare più calcolo e memoria senza affidarsi a un unico die monolitico di dimensioni estreme.

Questa strategia riflette anche i limiti pratici della produzione dei semiconduttori più avanzati. Dividere un sistema su più die può offrire maggiore flessibilità produttiva, ma rende più complessi il progetto del package, la densità delle interconnessioni, i test e la gestione termica.

La fotonica al silicio è il livello successivo

TSMC ha inoltre presentato la fotonica al silicio e le ottiche co-packaged come una possibile risposta ai limiti delle connessioni elettriche nelle infrastrutture AI. La roadmap della piattaforma COUPE dovrebbe portare la larghezza di banda da 3,2 Tbps a oltre 12,8 Tbps. L’azienda prevede anche che la fotonica al silicio possa superare la metà del mercato dei ricetrasmettitori ottici entro il 2027, mentre alcuni fornitori dovrebbero avviare la produzione in volumi di ottiche co-packaged nella seconda metà del 2026. 3

L’obiettivo generale è avvicinare le interconnessioni ottiche al package di calcolo. Ridurre la distanza tra componenti elettronici e fotonici può favorire una maggiore larghezza di banda e una migliore efficienza energetica, ma introduce nuove esigenze per laser, connettori in fibra, packaging e validazione. 1013

La capacità produttiva resta il vincolo irrisolto

La roadmap non elimina il problema dell’offerta. Le stime di settore collocano la capacità CoWoS di TSMC tra 120.000 e 140.000 wafer al mese entro la fine del 2026, rispetto a circa 13.000-16.000 al mese alla fine del 2023. Si tratta di stime di mercato, non di un dato sulla capacità formalmente comunicato da TSMC nella documentazione relativa all’evento SEMICON Taiwan. 636

Secondo alcune analisi riferite a investitori istituzionali, il divario tra domanda e offerta di CoWoS potrebbe ridursi da circa il 20% a circa il 10% entro la fine del 2026, grazie all’aumento della capacità. Sarebbe un miglioramento, ma significherebbe comunque che la domanda resta superiore all’offerta disponibile. 36

Anche l’allocazione rappresenta un rischio. Nvidia sarebbe responsabile di circa il 60% della domanda o della produzione CoWoS di TSMC prevista per il 2026, lasciando AMD, Broadcom e i grandi operatori cloud a contendersi la capacità restante. Anche questa è un’analisi di mercato, non un nuovo dato di allocazione annunciato da TSMC a SEMICON Taiwan. 4

TSMC vuole estendere il proprio ruolo nell’intera filiera AI

Il cambiamento strategico va oltre un semplice aggiornamento del packaging. Li ha descritto il ruolo di TSMC come un’attività che si estende dal silicio al data center e, in ultima analisi, fino al token generato dal sistema AI. 1

Questa ambizione trasformerebbe TSMC in un coordinatore sempre più importante dell’infrastruttura fisica dell’AI: logica di ultima generazione, integrazione HBM, packaging avanzato, I/O ottico, progettazione termica, distribuzione dell’alimentazione e validazione del sistema.

Le difficoltà non riguardano quindi soltanto la produzione di wafer e package. Restano da risolvere anche la disponibilità di componenti ottici, laser, connettori in fibra, test, raffreddamento e coordinamento tra fornitori diversi.

La tesi di TSMC sulla “vera industrializzazione dell’AI” è, in definitiva, una scommessa sull’integrazione. La proiezione di un aumento di 50 volte delle prestazioni è ambiziosa, ma la roadmap dell’azienda mostra che per raggiungerla sarà necessario risolvere i collegamenti tra i componenti e ampliare la filiera che li produce, non soltanto realizzare chip più veloci.