Come funziona il Kirin 9050 Pro: il chip Huawei che cresce in verticale

Il Kirin 9050 Pro punta su una scelta progettuale diversa dalla sola miniaturizzazione dei transistor: sovrappone due strati di silicio attivi. Le immagini del chip attribuite a Kurnal Insights e il teardown di Geekerwan mostrano uno strato orientato al calcolo e un altro incentrato su SRAM e cache. Questa architettura può aumentare la densità effettiva del chip e accorciare alcuni collegamenti, ma i dati riportati non dimostrano che utilizzi transistor realizzati con un processo produttivo all’avanguardia.31113

Due die sovrapposti e collegati da vicino

I due die sembrano avere dimensioni simili: circa 11,13 × 10,84 mm, pari a 120,65 mm² ciascuno. Le ricostruzioni assegnano a uno la maggior parte della logica di calcolo e all’altro SRAM e cache, oltre a funzioni come le interfacce I/O e i circuiti di clock.111315

I due strati sono uniti faccia a faccia tramite hybrid bonding rame-rame, una tecnica che realizza collegamenti molto ravvicinati tra le rispettive strutture metalliche. Il passo di bonding riportato è di circa 1,5 micrometri.1315

Le fonti citano inoltre circa 50 milioni di interconnessioni verticali e all’incirca 80.000 TSV, sigla di through-silicon vias, cioè connessioni che attraversano il silicio. Si tratta di categorie diverse: i conteggi non vanno sommati né considerati equivalenti. Le descrizioni disponibili non concordano sempre sul percorso dei TSV; è quindi più prudente leggere i numeri come conteggi distinti riportati dalle fonti, non come una mappa verificata di ogni collegamento.13515

Densità: cosa significa davvero il dato dichiarato

I teardown ipotizzano che il die dedicato al calcolo sia prodotto con il processo N+3 di SMIC e quello orientato alla memoria con N+2. Sono stime riportate dalle analisi, non una conferma definitiva del processo usato per ciascuno strato.1115

Huawei dichiara una densità effettiva di circa 238 milioni di transistor per millimetro quadrato, contro i circa 155 milioni del riferimento usato dall’azienda: un aumento di circa il 54%. Il dato riguarda il vantaggio di densità attribuito all’architettura impilata; non significa che ciascun die abbia guadagnato la stessa densità grazie a transistor più piccoli.1211

Consumi e benchmark: risultati da leggere con cautela

A parità di prestazioni, Huawei afferma che i consumi calano del 41% per la CPU, del 58% per la GPU e del 66% per la NPU. Sono dichiarazioni dell’azienda, non misurazioni dimostrate dal teardown; al momento del lancio, le cifre non risultavano verificate da un revisore indipendente.1248

Anche i confronti nei benchmark non descrivono un sorpasso generalizzato. Secondo quanto riportato, un’analisi di Bernstein ha rilevato risultati del Kirin 9050 Pro superiori a quelli dell’A17 Pro di Apple in alcuni test multi-core di Geekbench 6, ma inferiori all’A20 Pro più recente nel confronto citato. È un segnale di progresso in determinate prove, non una vittoria su tutti i chip o in ogni carico di lavoro.49

Il processore risulta presente nei modelli di fascia alta della serie Mate 90: LogicFolding è quindi una soluzione arrivata in prodotti commerciali, non soltanto un progetto sulla carta.6

I vantaggi e i limiti nel contesto dei controlli all’esportazione

La sovrapposizione offre a Huawei un modo per aumentare la densità effettiva senza affidarsi interamente alla miniaturizzazione dei processi produttivi. Separare calcolo e memoria può inoltre permettere di assegnare funzioni diverse a processi distinti e avvicinare alcuni percorsi dei dati.711

Il rovescio della medaglia è una maggiore complessità d’integrazione: entrambi i die attivi devono essere prodotti e poi allineati e uniti con collegamenti a passo molto fine. Le fonti disponibili non chiariscono rese produttive, costi o prestazioni termiche; su questi aspetti pratici restano quindi delle incognite. E impilare i die non rende un transistor prodotto con un processo meno avanzato equivalente a uno realizzato con una tecnologia di punta.

Nel quadro dei controlli statunitensi all’esportazione, LogicFolding si può leggere come un modo per aggirare alcuni vincoli legati alla miniaturizzazione, non come prova di parità con i processi produttivi più avanzati o di una filiera del tutto indipendente. Le informazioni pubblicate sul chip non rendono nota la sua catena di fornitura.19