Samsung sta cercando una risposta al collo di bottiglia della memoria che limita i sistemi di intelligenza artificiale: non più soltanto chip disposti su un package bidimensionale, ma memoria e logica organizzate come un sistema tridimensionale. La strategia, presentata il 1° settembre 2026 al Memory Executive Summit organizzato durante SEMICON Taiwan, si chiama CUBE, acronimo di Capacity, Utilization, Bandwidth ed Efficiency: capacità, utilizzo, banda ed efficienza. 24

CUBE combina un prodotto relativamente vicino, la memoria HBM5, con architetture più ambiziose e ancora concettuali che avvicinano fisicamente memoria e logica. Il punto da tenere a mente è importante: Samsung ha comunicato obiettivi di sviluppo e idee architetturali, non una gamma completa di specifiche definitive per prodotti già pronti alla vendita.

Cosa significano le quattro priorità di CUBE

Capacità: espandersi verso l’alto, non verso l’esterno

Samsung vuole aumentare la capacità della memoria in verticale, senza occupare più spazio sulla scheda a circuito stampato, o PCB. Nei sistemi AI, gli acceleratori devono accedere a quantità sempre maggiori di memoria, mentre superficie della scheda, dimensioni del package e distribuzione dell’alimentazione restano vincoli concreti. 249

Utilizzo: fare lavorare meglio ogni strato

La strategia non consiste semplicemente nell’aggiungere più die di memoria sovrapposti. Samsung descrive un’ottimizzazione della posizione e del rapporto tra memoria e logica, così da evitare trasferimenti inutili e percorsi inefficienti che fanno attendere i dati. 449

Banda: sostituire i percorsi orizzontali con collegamenti verticali

La roadmap punta ad aumentare la larghezza di banda riducendo la distanza tra memoria e logica di calcolo. Nel concept zHBM, questo significa utilizzare connessioni verticali ad alta densità, invece della disposizione tradizionale in cui la memoria HBM si trova accanto all’acceleratore. 812

Efficienza: ridurre il costo energetico dello spostamento dei dati

L’obiettivo dell’efficienza riguarda sia i consumi sia il calore. Trasferire dati richiede energia e i package AI più densi producono più calore; per questo CUBE considera banda, consumi e resistenza termica come problemi collegati, non come specifiche indipendenti. 551

HBM5: obiettivi ambiziosi, ma ancora pochi numeri assoluti

Samsung sta sviluppando HBM5 come generazione successiva a HBM4E. Gli obiettivi dichiarati sono:

• prestazioni raddoppiate rispetto a HBM4E;
• 20% in più di prestazioni per watt;
• 20% in meno di resistenza termica. 126

Le informazioni riportate indicano inoltre l’impiego di un processo DRAM di classe 1c, di un base die a 2 nm sviluppato internamente e di un Heat Path Block, pensato per favorire l’estrazione del calore dallo stack. 37

Questi valori vanno però letti come target, non come risultati di un prodotto dimostrato in modo indipendente. Samsung non ha pubblicato una cifra assoluta per la larghezza di banda di HBM5, né ha confermato capacità finale, numero di strati o altezza dello stack. Non è stato nemmeno chiarito che cosa misuri esattamente l’espressione “il doppio delle prestazioni”. Potrebbe riferirsi a una caratteristica dell’interfaccia, al throughput per stack o a una capacità più ampia a livello di sistema; le informazioni disponibili non permettono di stabilirlo. 7

Per questo non è possibile trasformare responsabilmente il dato 2× in un valore affidabile espresso in terabyte al secondo. Anche un confronto con una dimostrazione HBM4E già esistente richiederebbe la stessa definizione di prestazione, la stessa configurazione dello stack e condizioni di test equivalenti.

zHBM: la memoria direttamente sopra l’acceleratore

La parte più radicale della roadmap è zHBM. Nelle architetture HBM convenzionali, la memoria si trova accanto all’acceleratore AI, in genere collegata attraverso un package avanzato o un interposer. zHBM la posizionerebbe invece direttamente sopra la CPU, la GPU o un altro acceleratore, creando una struttura verticale composta da memoria e logica. 81217

L’implementazione proposta da Samsung si basa sull’integrazione a livello di wafer e sul bonding ibrido rame-rame. Collegamenti diretti tra superfici di rame possono creare percorsi di segnale più brevi e più densi rispetto a una disposizione convenzionale. L’obiettivo è aumentare la banda e ridurre l’energia necessaria per trasferire i dati. 17

Samsung ha indicato per zHBM un obiettivo fino a 8 volte le prestazioni di un design HBM di riferimento e fino a 3 volte le prestazioni per watt, insieme a una forte riduzione della resistenza termica. 1618

Perché si parla talvolta di 4× e talvolta di 8×

I numeri associati a zHBM non sono sempre confrontabili direttamente. La formulazione pubblica più chiara di Samsung parla di un sistema di interfaccia di nuova generazione che incorpora zHBM e che potrebbe raggiungere circa 8 volte le prestazioni di HBM5. 1822 Alcuni articoli, invece, confrontano il concept con HBM4E o riportano un intervallo compreso tra 4× e 8×. 11352

La differenza potrebbe dipendere dalla generazione usata come riferimento, dalla definizione di “prestazioni” oppure dalla distinzione tra prestazioni dell’interfaccia e prestazioni di uno stack di memoria completo. Samsung non ha fornito metriche assolute sufficienti per ricomporre in modo definitivo questi confronti.

La conclusione più prudente è che zHBM rappresenti una proposta per un’interfaccia di memoria molto più densa e con percorsi più brevi. Non è ancora la dimostrazione di un guadagno verificato di 4× o 8× in un sistema AI commerciale.

La commercializzazione di zHBM non ha ancora una data certa

Samsung ha presentato zHBM come un’architettura concettuale e, nelle informazioni disponibili, non ha indicato un calendario produttivo vincolante. Le previsioni secondo cui la tecnologia arriverebbe sul mercato in un anno specifico devono quindi essere considerate aspettative del settore, non una guida ufficiale confermata da Samsung. 1323

La distinzione è essenziale: l’architettura introduce problemi di produzione e packaging che non emergono da un semplice moltiplicatore di prestazioni.

zNAND-O affronta un problema diverso

zNAND-O è separata dalla HBM destinata ai server. Si tratta di una soluzione basata su NAND e integrata verticalmente, pensata per l’AI on-device e per applicazioni che richiedono molta densità di archiviazione, ma un accesso più rapido rispetto alla NAND tradizionale. Secondo le informazioni disponibili, l’obiettivo è ottenere una densità di bit sensibilmente superiore a quella della DRAM, insieme a una maggiore larghezza di banda in lettura e a una migliore efficienza energetica rispetto alla NAND ordinaria. 4613

Alcuni report indicano il 2028 per i primi campioni destinati ai clienti, ma la copertura disponibile non è del tutto coerente sullo stato di quel calendario. È quindi più corretto parlare di un piano riportato, non di una data di lancio garantita. 131416

La leadership nella DRAM non decide da sola la corsa all’HBM

Samsung arriva a questa roadmap da una posizione forte nel mercato DRAM complessivo. I dati di Counterpoint Research attribuiscono all’azienda il 39% dei ricavi DRAM globali nel secondo trimestre del 2026, davanti a SK hynix con il 26% e Micron con il 25%. 33

Questo dato, tuttavia, non equivale alla leadership in ogni generazione HBM né dimostra un vantaggio nel packaging 3D della memoria. I ricavi DRAM includono anche mercati estranei agli acceleratori AI avanzati; di conseguenza, non provano che Samsung sia già in testa con HBM5, zHBM o il bonding ibrido.

La vera sfida competitiva riguarda quindi meno chi vende oggi più DRAM e più chi riuscirà a trasformare un’architettura promettente in package affidabili, prodotti in grandi volumi e facilmente integrabili nei sistemi AI dei clienti.

Le sfide ingegneristiche che decideranno il futuro di CUBE

Gestione termica

Posizionare la memoria direttamente sopra un acceleratore potente accorcia il percorso elettrico, ma può creare un ambiente termico più difficile. I test decisivi riguarderanno temperature mantenute nel tempo, gradienti termici, controllo degli hotspot, compatibilità con i sistemi di raffreddamento e affidabilità durante carichi AI reali, non soltanto una riduzione dichiarata della resistenza termica.

Resa del bonding ibrido

zHBM richiede un allineamento estremamente preciso dei wafer e superfici di bonding pulite e perfettamente planari. Con l’aumentare dell’area saldata e della densità delle connessioni, anche i difetti diventano più problematici. I produttori dovranno migliorare lo screening dei die funzionanti, il controllo del processo e la gestione degli assemblaggi difettosi o parzialmente difettosi.

Test e affidabilità nel lungo periodo

Un package verticale deve essere verificato anche dopo il bonding. I produttori dovranno individuare difetti latenti nelle interconnessioni e controllare deformazioni, stress meccanici, elettromigrazione e conseguenze dei ripetuti cicli termici. Tutti questi fattori possono incidere sia sulla resa produttiva sia sul costo finale.

Altezza dello stack e integrazione nel package

Aggiungere strati può aumentare la capacità, ma può anche complicare il raffreddamento, l’alimentazione e l’affidabilità meccanica. Il design migliore dipenderà dalla potenza dell’acceleratore, dal package e dal sistema di raffreddamento scelti dal cliente, dalla capacità richiesta e dall’intero ecosistema produttivo.

In sintesi

CUBE è il tentativo di Samsung di competere nella memoria per l’AI attraverso l’integrazione verticale, non soltanto aumentando la velocità della DRAM. HBM5 rappresenta la direzione di prodotto più vicina, con obiettivi di prestazioni doppie rispetto a HBM4E, prestazioni per watt superiori del 20% e resistenza termica inferiore del 20%.

zHBM è invece la scommessa architetturale di più lungo periodo: collocare la memoria direttamente sopra l’acceleratore e usare il bonding ibrido rame-rame per accorciare il percorso dei dati.

La roadmap è tecnicamente significativa, ma i numeri più spettacolari restano obiettivi con definizioni incomplete. La posizione futura di Samsung dipenderà meno dalla possibilità di dichiarare prestazioni 2× o 8× e più dalla capacità di garantire comportamento termico, resa del bonding, copertura dei test, affidabilità e integrazione nei package reali dei clienti.

Samsung sta cercando una risposta al collo di bottiglia della memoria che limita i sistemi di intelligenza artificiale: non più soltanto chip disposti su un package bidimensionale, ma memoria e logica organizzate come un sistema tridimensionale. La strategia, presentata il 1° settembre 2026 al Memory Executive Summit organizzato durante SEMICON Taiwan, si chiama CUBE, acronimo di Capacity, Utilization, Bandwidth ed Efficiency: capacità, utilizzo, banda ed efficienza. 24

CUBE combina un prodotto relativamente vicino, la memoria HBM5, con architetture più ambiziose e ancora concettuali che avvicinano fisicamente memoria e logica. Il punto da tenere a mente è importante: Samsung ha comunicato obiettivi di sviluppo e idee architetturali, non una gamma completa di specifiche definitive per prodotti già pronti alla vendita.

Cosa significano le quattro priorità di CUBE

Capacità: espandersi verso l’alto, non verso l’esterno

Samsung vuole aumentare la capacità della memoria in verticale, senza occupare più spazio sulla scheda a circuito stampato, o PCB. Nei sistemi AI, gli acceleratori devono accedere a quantità sempre maggiori di memoria, mentre superficie della scheda, dimensioni del package e distribuzione dell’alimentazione restano vincoli concreti. 249

Utilizzo: fare lavorare meglio ogni strato

La strategia non consiste semplicemente nell’aggiungere più die di memoria sovrapposti. Samsung descrive un’ottimizzazione della posizione e del rapporto tra memoria e logica, così da evitare trasferimenti inutili e percorsi inefficienti che fanno attendere i dati. 449

Banda: sostituire i percorsi orizzontali con collegamenti verticali

La roadmap punta ad aumentare la larghezza di banda riducendo la distanza tra memoria e logica di calcolo. Nel concept zHBM, questo significa utilizzare connessioni verticali ad alta densità, invece della disposizione tradizionale in cui la memoria HBM si trova accanto all’acceleratore. 812

Efficienza: ridurre il costo energetico dello spostamento dei dati

L’obiettivo dell’efficienza riguarda sia i consumi sia il calore. Trasferire dati richiede energia e i package AI più densi producono più calore; per questo CUBE considera banda, consumi e resistenza termica come problemi collegati, non come specifiche indipendenti. 551

HBM5: obiettivi ambiziosi, ma ancora pochi numeri assoluti

Samsung sta sviluppando HBM5 come generazione successiva a HBM4E. Gli obiettivi dichiarati sono:

• prestazioni raddoppiate rispetto a HBM4E;
• 20% in più di prestazioni per watt;
• 20% in meno di resistenza termica. 126

Le informazioni riportate indicano inoltre l’impiego di un processo DRAM di classe 1c, di un base die a 2 nm sviluppato internamente e di un Heat Path Block, pensato per favorire l’estrazione del calore dallo stack. 37

Questi valori vanno però letti come target, non come risultati di un prodotto dimostrato in modo indipendente. Samsung non ha pubblicato una cifra assoluta per la larghezza di banda di HBM5, né ha confermato capacità finale, numero di strati o altezza dello stack. Non è stato nemmeno chiarito che cosa misuri esattamente l’espressione “il doppio delle prestazioni”. Potrebbe riferirsi a una caratteristica dell’interfaccia, al throughput per stack o a una capacità più ampia a livello di sistema; le informazioni disponibili non permettono di stabilirlo. 7

Per questo non è possibile trasformare responsabilmente il dato 2× in un valore affidabile espresso in terabyte al secondo. Anche un confronto con una dimostrazione HBM4E già esistente richiederebbe la stessa definizione di prestazione, la stessa configurazione dello stack e condizioni di test equivalenti.

zHBM: la memoria direttamente sopra l’acceleratore

La parte più radicale della roadmap è zHBM. Nelle architetture HBM convenzionali, la memoria si trova accanto all’acceleratore AI, in genere collegata attraverso un package avanzato o un interposer. zHBM la posizionerebbe invece direttamente sopra la CPU, la GPU o un altro acceleratore, creando una struttura verticale composta da memoria e logica. 81217

L’implementazione proposta da Samsung si basa sull’integrazione a livello di wafer e sul bonding ibrido rame-rame. Collegamenti diretti tra superfici di rame possono creare percorsi di segnale più brevi e più densi rispetto a una disposizione convenzionale. L’obiettivo è aumentare la banda e ridurre l’energia necessaria per trasferire i dati. 17

Samsung ha indicato per zHBM un obiettivo fino a 8 volte le prestazioni di un design HBM di riferimento e fino a 3 volte le prestazioni per watt, insieme a una forte riduzione della resistenza termica. 1618

Perché si parla talvolta di 4× e talvolta di 8×

I numeri associati a zHBM non sono sempre confrontabili direttamente. La formulazione pubblica più chiara di Samsung parla di un sistema di interfaccia di nuova generazione che incorpora zHBM e che potrebbe raggiungere circa 8 volte le prestazioni di HBM5. 1822 Alcuni articoli, invece, confrontano il concept con HBM4E o riportano un intervallo compreso tra 4× e 8×. 11352

La differenza potrebbe dipendere dalla generazione usata come riferimento, dalla definizione di “prestazioni” oppure dalla distinzione tra prestazioni dell’interfaccia e prestazioni di uno stack di memoria completo. Samsung non ha fornito metriche assolute sufficienti per ricomporre in modo definitivo questi confronti.

La conclusione più prudente è che zHBM rappresenti una proposta per un’interfaccia di memoria molto più densa e con percorsi più brevi. Non è ancora la dimostrazione di un guadagno verificato di 4× o 8× in un sistema AI commerciale.

La commercializzazione di zHBM non ha ancora una data certa

Samsung ha presentato zHBM come un’architettura concettuale e, nelle informazioni disponibili, non ha indicato un calendario produttivo vincolante. Le previsioni secondo cui la tecnologia arriverebbe sul mercato in un anno specifico devono quindi essere considerate aspettative del settore, non una guida ufficiale confermata da Samsung. 1323

La distinzione è essenziale: l’architettura introduce problemi di produzione e packaging che non emergono da un semplice moltiplicatore di prestazioni.

zNAND-O affronta un problema diverso

zNAND-O è separata dalla HBM destinata ai server. Si tratta di una soluzione basata su NAND e integrata verticalmente, pensata per l’AI on-device e per applicazioni che richiedono molta densità di archiviazione, ma un accesso più rapido rispetto alla NAND tradizionale. Secondo le informazioni disponibili, l’obiettivo è ottenere una densità di bit sensibilmente superiore a quella della DRAM, insieme a una maggiore larghezza di banda in lettura e a una migliore efficienza energetica rispetto alla NAND ordinaria. 4613

Alcuni report indicano il 2028 per i primi campioni destinati ai clienti, ma la copertura disponibile non è del tutto coerente sullo stato di quel calendario. È quindi più corretto parlare di un piano riportato, non di una data di lancio garantita. 131416

La leadership nella DRAM non decide da sola la corsa all’HBM

Samsung arriva a questa roadmap da una posizione forte nel mercato DRAM complessivo. I dati di Counterpoint Research attribuiscono all’azienda il 39% dei ricavi DRAM globali nel secondo trimestre del 2026, davanti a SK hynix con il 26% e Micron con il 25%. 33

Questo dato, tuttavia, non equivale alla leadership in ogni generazione HBM né dimostra un vantaggio nel packaging 3D della memoria. I ricavi DRAM includono anche mercati estranei agli acceleratori AI avanzati; di conseguenza, non provano che Samsung sia già in testa con HBM5, zHBM o il bonding ibrido.

La vera sfida competitiva riguarda quindi meno chi vende oggi più DRAM e più chi riuscirà a trasformare un’architettura promettente in package affidabili, prodotti in grandi volumi e facilmente integrabili nei sistemi AI dei clienti.

Le sfide ingegneristiche che decideranno il futuro di CUBE

Gestione termica

Posizionare la memoria direttamente sopra un acceleratore potente accorcia il percorso elettrico, ma può creare un ambiente termico più difficile. I test decisivi riguarderanno temperature mantenute nel tempo, gradienti termici, controllo degli hotspot, compatibilità con i sistemi di raffreddamento e affidabilità durante carichi AI reali, non soltanto una riduzione dichiarata della resistenza termica.

Resa del bonding ibrido

zHBM richiede un allineamento estremamente preciso dei wafer e superfici di bonding pulite e perfettamente planari. Con l’aumentare dell’area saldata e della densità delle connessioni, anche i difetti diventano più problematici. I produttori dovranno migliorare lo screening dei die funzionanti, il controllo del processo e la gestione degli assemblaggi difettosi o parzialmente difettosi.

Test e affidabilità nel lungo periodo

Un package verticale deve essere verificato anche dopo il bonding. I produttori dovranno individuare difetti latenti nelle interconnessioni e controllare deformazioni, stress meccanici, elettromigrazione e conseguenze dei ripetuti cicli termici. Tutti questi fattori possono incidere sia sulla resa produttiva sia sul costo finale.

Altezza dello stack e integrazione nel package

Aggiungere strati può aumentare la capacità, ma può anche complicare il raffreddamento, l’alimentazione e l’affidabilità meccanica. Il design migliore dipenderà dalla potenza dell’acceleratore, dal package e dal sistema di raffreddamento scelti dal cliente, dalla capacità richiesta e dall’intero ecosistema produttivo.

In sintesi

CUBE è il tentativo di Samsung di competere nella memoria per l’AI attraverso l’integrazione verticale, non soltanto aumentando la velocità della DRAM. HBM5 rappresenta la direzione di prodotto più vicina, con obiettivi di prestazioni doppie rispetto a HBM4E, prestazioni per watt superiori del 20% e resistenza termica inferiore del 20%.

zHBM è invece la scommessa architetturale di più lungo periodo: collocare la memoria direttamente sopra l’acceleratore e usare il bonding ibrido rame-rame per accorciare il percorso dei dati.

La roadmap è tecnicamente significativa, ma i numeri più spettacolari restano obiettivi con definizioni incomplete. La posizione futura di Samsung dipenderà meno dalla possibilità di dichiarare prestazioni 2× o 8× e più dalla capacità di garantire comportamento termico, resa del bonding, copertura dei test, affidabilità e integrazione nei package reali dei clienti.