AnswersPublished24 sources
Samsung e SK hynix trasformano la memoria per l’IA in una sfida di packaging
Samsung ha iniziato a spedire a fine maggio campioni HBM4E a 12 strati: 14 Gbps stabili per pin, 3,6 TB/s e 48 GB per stack. Samsung guarda a cHBM, con base die personalizzato per ogni acceleratore, e poi a zHBM, che integrerebbe verticalmente logica del processore e DRAM.
Pubblicato daModificato con GPT-5.6 LunaImmagini generate con GPT Image 1.5
Research answer
Key takeaways
- Samsung ha iniziato a spedire a fine maggio campioni HBM4E a 12 strati: 14 Gbps stabili per pin, 3,6 TB/s e 48 GB per stack.
- Samsung guarda a cHBM, con base die personalizzato per ogni acceleratore, e poi a zHBM, che integrerebbe verticalmente logica del processore e DRAM.
- SK hynix sta studiando l’hybrid bonding per superare gli stack da 16 strati, ma non lo considera pronto per HBM4E: HBM5 è il primo possibile punto di arrivo.
AI Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: What did Samsung and SK hynix reveal at Hot Chips 2026 about their HBM roadmaps, including Samsung’s planned 16 Gbps-per-pin HBM4E reaching. Article summary: Samsung presented a roadmap centered on faster HBM4E, increasingly customized base dies, and ultimately processor-on-memory zHBM; SK hynix emphasized that advanced packaging, thermals, wafer warpage, and stack-height lim. Topic tags: general, general web, user generated, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts wi
La memoria HBM — la High Bandwidth Memory usata per alimentare gli acceleratori di intelligenza artificiale — non è più soltanto una gara a chi offre il maggior numero di gigabit al secondo. A Hot Chips 2026, Samsung e SK hynix hanno presentato due risposte diverse allo stesso problema: aumentare la larghezza di banda senza lasciare che calore, dimensioni del package e complessità produttiva rendano il progetto insostenibile. Samsung ha insistito su velocità, personalizzazione della base e futura integrazione diretta tra memoria e processore. SK hynix ha concentrato l’attenzione sul package: raffreddamento, deformazioni, interconnessioni e limiti fisici degli stack più alti. 2
3
I numeri più spettacolari vanno quindi letti per quello che sono: specifiche dichiarate dai produttori, obiettivi di roadmap o proiezioni architetturali, non risultati di benchmark indipendenti.
HBM4E: Samsung punta a 3,6 TB/s oggi e a circa 4 TB/s a 16 Gbps
Samsung ha dichiarato di aver iniziato a spedire a fine maggio campioni HBM4E a 12 strati ai principali clienti globali. I campioni attuali raggiungono una velocità stabile di 14 Gbps per pin, con prestazioni scalabili fino a 16 Gbps. Per la versione a 12 strati, l’azienda indica 3,6 TB/s di larghezza di banda e 48 GB di capacità per stack. 17
18
La configurazione prevista a 16 Gbps per pin porterebbe la larghezza di banda per stack a circa 4 TB/s. Samsung ha inoltre illustrato varianti a 8 e 16 strati, segnalando che HBM4E è pensata per più configurazioni di capacità e per diversi tipi di acceleratore. 18
20
La differenza tra il dato attuale e quello previsto è importante. I 14 Gbps descrivono la specifica stabile dei campioni già distribuiti, mentre i 16 Gbps rappresentano il livello massimo a cui Samsung punta. Di conseguenza, questi valori non vanno automaticamente interpretati come prestazioni di produzione già validate in modo indipendente.
Dalla HBM standard alla memoria personalizzata
La roadmap Samsung non si limita a incrementare la velocità della DRAM o ad aggiungere strati. L’azienda descrive un’evoluzione verso la cHBM, cioè una HBM personalizzata in cui la base — il cosiddetto base die — può essere adattata all’acceleratore di uno specifico cliente. In questo modo, il modulo di memoria assume un ruolo più attivo nell’architettura complessiva del sistema, invece di essere trattato come un componente standard. 1
14
L’obiettivo di lungo periodo è la zHBM, una struttura tridimensionale che integrerebbe verticalmente la logica del processore e la DRAM. Secondo Samsung, questa soluzione potrebbe eliminare parte del tradizionale percorso di collegamento 2.5D, compresi l’interposer e i link SerDes, migliorando sensibilmente efficienza e banda. 1
14
Samsung ha associato alla zHBM una riduzione dei consumi per unità di prestazione di circa il 70% e una larghezza di banda DRAM superiore al doppio rispetto al design convenzionale di riferimento. Si tratta però di proiezioni e dichiarazioni aziendali su un’architettura futura, non di misurazioni effettuate su un prodotto zHBM disponibile sul mercato. 1
3
Il calore diventa un vincolo architetturale
Interfacce I/O più veloci e stack più densi producono più calore, che deve essere evacuato dall’interno del package. La risposta di Samsung è l’Heat Path Block, o HPB, una struttura che crea percorsi aggiuntivi per smaltire il calore nelle aree del livello fisico — il PHY — dove si concentra una parte importante della potenza. Samsung sostiene che, con una copertura superiore al 50% dell’area PHY, HPB possa ridurre la temperatura di picco di oltre il 35%. 10
14
L’azienda ha inoltre affermato di aver già implementato e verificato la tecnologia in HBM4E, prevedendone un’integrazione più ampia in HBM5. 4
7 Il punto strategico è chiaro: il raffreddamento non è più un dettaglio accessorio del modulo di memoria. Sta diventando parte dell’architettura e può determinare la velocità a cui l’interfaccia riesce a operare.
Per SK hynix, il problema è soprattutto il package
La presentazione di SK hynix ha affrontato l’evoluzione delle prossime generazioni HBM dal punto di vista della produzione e dell’integrazione. L’azienda ha confrontato diverse modalità per collegare gli stack HBM agli acceleratori, tra cui CoWoS-S con grande interposer in silicio, CoWoS-L con interposer RDL e EMIB di Intel, basata su bridge. Ogni soluzione comporta compromessi tra instradamento dei segnali, disposizione dei die, dimensioni dell’interposer o del substrato e deformazione del package — il cosiddetto warpage — quando aumentano gli stack di memoria accanto al processore. 11
12
Le stesse specifiche di packaging di SK hynix mostrano quanto siano stretti i margini. Un package HBM4 viene descritto con un’altezza sull’asse Z di 775 micrometri, oltre a migliaia di TSV e micro-bump nella base. Quando gli stack diventano più alti, i progettisti devono gestire die più sottili, distanze più ridotte, stress meccanici e smaltimento del calore all’interno di un volume sostanzialmente vincolato. 11
12
La roadmap di SK hynix include EMIB come possibile percorso di integrazione 2.5D. Questo indica interesse tecnico o compatibilità con l’approccio di packaging di Intel, ma non dimostra da solo l’esistenza di una partnership commerciale confermata tra SK hynix e Intel. 12
iHBM: raffreddare i punti più caldi
SK hynix sta sviluppando anche iHBM, una soluzione che colloca un materiale ad alta conducibilità termica vicino ai punti caldi localizzati all’interno della struttura HBM. L’azienda ha dichiarato che il design potrebbe ridurre la resistenza termica di oltre il 30%. 2
9
Il confronto con HPB di Samsung è significativo. Entrambe le aziende cercano di affrontare il calore a livello di die e package, ma seguono percorsi fisici diversi: Samsung descrive strutture dedicate al trasferimento termico attorno alle regioni PHY, mentre SK hynix punta a convogliare il calore lontano da specifici hotspot interni. Le percentuali disponibili sono dichiarazioni dei produttori e concetti in fase di sviluppo; non devono quindi essere considerate come risultati ottenuti nello stesso test e direttamente comparabili.
Hybrid bonding oltre i 16 strati, ma non ancora con HBM4E
L’aggiunta di strati convenzionali si scontra prima o poi con un limite di spessore. SK hynix ha spiegato che sta studiando l’hybrid bonding — un processo di collegamento diretto tra superfici, senza ricorrere allo stesso tipo di interconnessioni tradizionali — per andare oltre gli stack da 16 strati. La tecnica potrebbe consentire strutture più alte, die più spessi e interconnessioni più ravvicinate. 1
3
Tuttavia, l’azienda non prevede che l’hybrid bonding sia pronto per HBM4E. HBM5 è il primo possibile obiettivo, e anche questa tempistica resta un’aspettativa di sviluppo, non un calendario di prodotto confermato. 2
5
HBM5 potrebbe quindi rappresentare un passaggio importante. HBM4E è in grado di aumentare velocità e capacità usando tecniche di stacking e packaging già note; le generazioni successive potrebbero invece richiedere nuovi approcci a bonding, gestione termica e affidabilità meccanica.
La prossima generazione non si deciderà sulla sola larghezza di banda
La presentazione di Samsung suggerisce che il prossimo vantaggio competitivo nascerà dalla personalizzazione e dall’integrazione più stretta tra processore e memoria. I campioni HBM4E offrono un incremento di velocità nel breve periodo, mentre cHBM e zHBM indicano un futuro in cui il package viene progettato attorno a uno specifico acceleratore e, infine, integrato direttamente con la logica di calcolo. 1
18
Il messaggio di SK hynix è complementare: quei guadagni dipendono dalla soluzione di problemi meno visibili ma decisivi, come warpage, resistenza termica, densità del routing, altezza dello stack e resa produttiva. iHBM e hybrid bonding sono tentativi di estendere la scalabilità della memoria impilata senza ignorare questi vincoli. 2
11
Per chi progetta acceleratori per l’IA, la conclusione pratica è netta: le roadmap HBM riguardano sempre più l’intero package, non soltanto il die DRAM. Samsung scommette su personalizzazione e integrazione 3D; SK hynix su ingegneria del packaging e disciplina produttiva. Nessuna delle due strade ha però cancellato il compromesso fondamentale tra più banda, più calore e maggiore complessità di integrazione.
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
People also ask
What is the short answer to "Samsung e SK hynix trasformano la memoria per l’IA in una sfida di packaging"?
Samsung ha iniziato a spedire a fine maggio campioni HBM4E a 12 strati: 14 Gbps stabili per pin, 3,6 TB/s e 48 GB per stack.
What are the key points to validate first?
Samsung ha iniziato a spedire a fine maggio campioni HBM4E a 12 strati: 14 Gbps stabili per pin, 3,6 TB/s e 48 GB per stack. Samsung guarda a cHBM, con base die personalizzato per ogni acceleratore, e poi a zHBM, che integrerebbe verticalmente logica del processore e DRAM.
What should I do next in practice?
SK hynix sta studiando l’hybrid bonding per superare gli stack da 16 strati, ma non lo considera pronto per HBM4E: HBM5 è il primo possibile punto di arrivo.