Tau Scaling Law: la nuova strada di Huawei oltre il ridimensionamento dei transistor

All’IEEE International Symposium on Circuits and Systems (ISCAS) 2026, tenutosi a Shanghai, Huawei ha presentato quella che definisce Tau (τ) Scaling Law. Durante il keynote New Semiconductor Path in Practice, He Tingbo ha sostenuto che i progressi futuri dei chip dovranno dipendere meno dalla semplice riduzione delle dimensioni fisiche dei transistor e più dalla diminuzione del tempo necessario a segnali e carichi di lavoro per attraversare i sistemi elettronici. 23

La proposta non è un nuovo processo produttivo, ma un framework di progettazione. Huawei lo collega a LogicFolding, alla co-ottimizzazione tra software e hardware e a tecnologie di interconnessione pensate per migliorare prestazioni, efficienza energetica e densità effettiva dei transistor, mentre il ridimensionamento geometrico tradizionale diventa più complesso e costoso. 12

Che cosa cambia con la Tau Scaling Law

Il ridimensionamento geometrico misura storicamente i progressi soprattutto attraverso transistor più piccoli e una maggiore densità di transistor. La τ scaling proposta da Huawei sposta invece il baricentro su due obiettivi: ridurre il ritardo di propagazione dei segnali e diminuire il tempo complessivo necessario per eseguire un’operazione o un carico di lavoro. Secondo l’azienda, intervenire su questi ritardi lungo l’intera filiera tecnologica può produrre miglioramenti anche quando la miniaturizzazione dei transistor rallenta. 235

Questo non significa che le dimensioni dei transistor diventino irrilevanti. Huawei propone piuttosto un criterio più ampio: ottimizzare resistenza, capacità, cablaggi, architettura e movimento dei dati, cioè tutti gli elementi che determinano la rapidità con cui un sistema riesce a svolgere lavoro utile.

Come dovrebbe funzionare il framework

Huawei descrive la strategia come un’ottimizzazione coordinata su quattro livelli.

1. Livello del dispositivo: meno resistenza e capacità parassita

A livello di dispositivo e di interconnessione, l’obiettivo è ridurre la resistenza e la capacità parassita. Queste proprietà elettriche contribuiscono sia al ritardo dei segnali sia al consumo energetico. Intervenire su di esse può quindi accorciare le costanti di tempo dei transistor e dei collegamenti che li uniscono. 2

2. Livello del circuito: percorsi critici più brevi

A livello circuitale, Huawei punta ad accorciare i cablaggi dei percorsi critici e a ridurre i carichi resistivi e capacitivi. L’obiettivo è far viaggiare i segnali più rapidamente nella logica e diminuire l’energia richiesta da ogni operazione. LogicFolding viene presentata come una delle tecnologie a supporto di questo livello. 25

3. Livello del chip: software, architettura e silicio progettati insieme

La proposta va oltre i singoli miglioramenti circuitali. A livello di chip, Huawei chiede di progettare software, architettura e silicio in modo coordinato, partendo dai carichi di lavoro reali. In pratica, l’attenzione si sposta sul flusso delle istruzioni, sul movimento dei dati e sull’esecuzione parallela, invece di considerare il numero grezzo di transistor come unico indicatore di capacità. 2

4. Livello del sistema: anche la comunicazione fa parte dello scaling

A livello di sistema, Huawei collega la τ scaling all’interconnessione UnifiedBus e all’architettura “cluster + SuperPoD”. Secondo l’azienda, UnifiedBus è progettato per supportare grandi sistemi di addestramento e inferenza AI, collegando i processori con elevata larghezza di banda, bassa latenza e indirizzamento unificato della memoria, così che l’infrastruttura possa comportarsi come un unico computer logico. 17

Si tratta di obiettivi architetturali e di dichiarazioni dell’azienda, non di standard di settore verificati in modo indipendente. Il legame con la Tau Scaling Law è però chiaro: la comunicazione tra chip e server entra direttamente nell’equazione delle prestazioni. Ridurre i ritardi dell’interconnessione può aumentare la velocità effettiva dell’intero sistema anche quando i singoli transistor non diventano molto più piccoli.

I risultati dichiarati e la roadmap

Huawei afferma di aver applicato la Tau Scaling Law a prodotti per smartphone e calcolo AI e di aver progettato e prodotto in serie 381 chip basati su questo approccio negli ultimi sei anni. Il dato proviene dalla comunicazione ufficiale dell’azienda. 2

La società ha inoltre dichiarato che i chip per smartphone Kirin previsti per l’autunno 2026 saranno i primi ad adottare completamente l’architettura LogicFolding. 257

L’obiettivo di più lungo periodo è portare entro il 2031 i chip di fascia alta progettati secondo questo framework a una densità di transistor equivalente a quella di un processo da 14 Å, cioè 1,4 nm. Si tratta di un obiettivo di densità equivalente, non della prova che Huawei abbia già prodotto un processo produttivo a 1,4 nm verificato indipendentemente. 251231

È davvero un’alternativa alla legge di Moore?

Per ora, no. Huawei presenta la τ scaling come possibile successore o alternativa alla legge di Moore, perché i guadagni storici ottenuti miniaturizzando i transistor sono diventati più difficili e costosi da mantenere. Ma chiamarla “legge” non la trasforma in una legge fisica universalmente accettata, e le informazioni disponibili non verificano in modo indipendente tutte le previsioni dell’azienda su prestazioni, efficienza e densità.

Le idee ingegneristiche alla base della proposta — riduzione di resistenza, capacità, ritardi dei cablaggi, trasferimenti di dati e costi di comunicazione — sono forme note di ottimizzazione. La tesi distintiva di Huawei è che questi interventi debbano essere coordinati e diventare il principale framework di scaling dell’industria, dal dispositivo fino al sistema di calcolo completo. 1219

Perché l’annuncio è importante

La proposta riflette una trasformazione più ampia del calcolo avanzato: quando i miglioramenti del processo produttivo rallentano, le prestazioni dipendono sempre di più da architettura, packaging, memoria, interconnessioni e software ottimizzato per specifici carichi di lavoro.

In questo senso, la Tau Scaling Law non sostiene tanto che la geometria non conti più, quanto che il tempo necessario per completare un calcolo debba avere un peso pari a quello delle dimensioni dei transistor.

He Tingbo ha inoltre chiesto apertura e collaborazione tra scienziati, ingegneri e partner industriali, sottolineando che i problemi legati all’evoluzione dei semiconduttori non possono essere risolti da una sola azienda. 2

La verifica concreta arriverà dai prossimi prodotti Kirin e dai sistemi AI: bisognerà capire se LogicFolding e l’approccio τ produrranno miglioramenti misurabili. Fino a quando questi risultati non saranno valutati in modo indipendente, l’annuncio di Huawei va letto come una roadmap ambiziosa per i semiconduttori, non come la prova che la legge di Moore sia già stata sostituita.