TSMC punta tutto sul packaging dei chip AI: più CoWoS, outsourcing e una sfida a Intel

TSMC punta quindi ad aumentare la propria produzione da circa 35.000 wafer al mese alla fine del 2024 a 120.000–130.000 wafer mensili entro la fine del 2026: un incremento vicino a quattro volte . Bernstein stima che, includendo anche la capacità dei partner esterni, il settore potrebbe arrivare a circa 1,25 milioni di wafer CoWoS all’anno .

L’outsourcing si estende alla fase CoW

L’espansione interna, da sola, non è sufficiente. In precedenza TSMC affidava soprattutto all’esterno la fase WoS (Wafer-on-Substrate), relativa all’assemblaggio sul substrato. Ora la società starebbe trasferendo ai partner OSAT — cioè aziende specializzate in assemblaggio e collaudo dei semiconduttori — anche la fase CoW (Chip-on-Wafer), nella quale il die viene collegato all’interposer .

L’attività dovrebbe partire nella seconda metà del 2026 e coinvolgere ASE, SPIL e Amkor . Le stime per l’intero anno indicano che circa 240.000–270.000 wafer CoWoS potrebbero essere affidati a partner esterni: 180.000–190.000 ad Amkor, 60.000–80.000 a SPIL, mentre ASE dovrebbe triplicare la propria capacità fino a 20.000–25.000 wafer al mese entro la fine dell’anno .

ASE ha già aumentato del 5–20% i prezzi del packaging avanzato per il 2026, in risposta alla forte domanda . JPMorgan prevede inoltre che, dal 2026, circa il 70% delle fasi di back-end di CoWoS-L — la variante di fascia più alta utilizzata da Nvidia — possa essere esternalizzato ad ASE e SPIL .

A spingere il cambiamento sono soprattutto l’architettura Rubin di Nvidia e la crescita dei chip ASIC progettati dai grandi operatori di infrastrutture cloud, i cosiddetti hyperscaler .

La risposta a Intel si chiama “EMIB-like”

Il secondo fronte della strategia riguarda Intel. La tecnologia EMIB-T (Embedded Multi-die Interconnect Bridge) sta attirando l’attenzione perché permette di collegare i chiplet usando piccoli bridge di silicio incorporati nel substrato, invece di un grande interposer completo. Questo approccio può ridurre il consumo di materiali e semplificare l’assemblaggio .

Secondo diverse ricostruzioni, Google avrebbe scelto EMIB-T per una TPU di nuova generazione. Inoltre, il direttore finanziario di Intel ha dichiarato che Intel Foundry è vicina a concludere contratti per miliardi di dollari l’anno legati al solo packaging avanzato . Le difficoltà di capacità di TSMC stanno inducendo alcuni clienti a valutare l’alternativa di Intel .

TSMC starebbe sviluppando internamente una soluzione definita “EMIB-like” o “quasi-EMIB”, in collaborazione con Kinsus, produttore taiwanese di substrati per circuiti integrati . Il progetto, ancora in fase di sviluppo, avrebbe una struttura simile a quella di EMIB: bridge più piccoli e posizionati soltanto nei punti in cui i chiplet devono comunicare, senza ricorrere necessariamente a un grande interposer di silicio .

La mossa non significa che TSMC abbia perso il suo vantaggio. TrendForce rileva che l’azienda mantiene una posizione forte grazie all’offerta integrata “chiavi in mano” e a rendimenti di produzione già collaudati . Una stima indica per EMIB-T un rendimento del 90% nella verifica tecnica, contro il 98% considerato lo standard per la produzione di massa; TSMC, invece, avrebbe già superato il 98% con il packaging CoWoS per gli acceleratori AI .

Il messaggio strategico è però chiaro: Intel EMIB è ormai un concorrente concreto e TSMC vuole offrire ai clienti una soluzione più flessibile prima che la carenza di CoWoS favorisca uno spostamento di ordini.

Margini vicini al 70% e ricavi in crescita

La pressione sulla capacità non sta frenando i risultati finanziari di TSMC. Il margine lordo complessivo è passato dal 66,2% del primo trimestre 2026 al 67,7% del secondo trimestre, ben al di sopra del livello di circa 53–54% registrato un anno prima . Nel primo trimestre il margine operativo era stato del 58,1% .

Per il secondo trimestre TSMC aveva previsto ricavi tra 39,0 e 40,2 miliardi di dollari e un margine lordo compreso tra il 65,5% e il 67,5% . I ricavi effettivi hanno raggiunto 40,2 miliardi di dollari, superando il limite superiore della guidance . Per il terzo trimestre la società prevede ricavi tra 44,6 e 45,8 miliardi di dollari, pari a una crescita sequenziale di circa il 12% e a una crescita annua del 37% al punto medio della forchetta .

Gli analisti si aspettavano per il secondo trimestre ricavi vicini ai 40 miliardi di dollari, in aumento di circa il 32% su base annua, e una crescita dell’utile per azione superiore al 50% . La forte domanda per i nodi produttivi a 3 e 5 nanometri e per il packaging dei chip AI aveva inoltre alimentato le previsioni di un margine vicino al 70% .

Bernstein ha rivisto al rialzo il prezzo obiettivo di TSMC citando “più CoWoS, più XPU e una crescita dei ricavi del 23% nel 2026”; secondo la società di analisi, il CoWoS diventerà una componente sempre più significativa del fatturato . Il packaging avanzato rappresentava circa l’8% dei ricavi totali nel 2025 e potrebbe superare il 10% nel 2026 .

Il compromesso: capacità contro ricavi ad alto valore

L’esternalizzazione risolve un problema immediato, ma introduce un compromesso. Affidando a OSAT come ASE, SPIL e Amkor una quota maggiore del packaging, TSMC trasferisce loro parte dei ricavi associati a queste attività. In cambio, libera capacità, riduce il rischio di ritardi per i clienti e mantiene il flusso di chip AI verso il mercato.

Per TSMC il valore economico più importante resta comunque nella produzione dei nodi avanzati, in particolare a 3 e 5 nanometri, dove la domanda AI sostiene prezzi e utilizzo degli impianti. Per questo l’outsourcing del CoWoS può ridurre una parte del ricavo per singolo package, ma contribuire a difendere la crescita complessiva e a spingere il margine lordo verso il 70%.

La partita del 2026, quindi, non riguarda soltanto chi produce più chip. Riguarda anche chi riesce ad assemblarli più rapidamente, con rendimenti elevati e abbastanza flessibilità da soddisfare Nvidia, AMD e i nuovi clienti che stanno progettando i propri acceleratori AI.