FMS 2026: Kioxia e Sandisk mostrano la NAND QLC 3D più densa, mentre nasce lo standard HBF

BiCS10 QLC: più dati in ogni chip

La nuova tecnologia QLC — acronimo di Quad-Level Cell, perché memorizza quattro bit per cella — è destinata soprattutto agli SSD ad alta capacità per data center e agli ambienti di archiviazione per IA e cloud .

Le specifiche principali

• Densità di bit: oltre 37 Gb/mm², circa il 60% in più rispetto alla tecnologia di ottava generazione .
• Strati attivi: 332, secondo l’architettura BiCS10 .
• Interfaccia: fino a 4,8 Gb/s tramite Toggle DDR6.0 .
• Tecnologia chiave: CMOS Directly Bonded to Array (CBA), un approccio che realizza la logica CMOS e l’array di memoria su wafer separati, per poi unirli con un processo di bonding ad alta precisione. La tecnica punta a migliorare l’efficienza energetica e a rendere possibile l’aumento di densità .

Il dispositivo QLC è stato presentato ufficialmente con una dimostrazione dal vivo durante la conferenza . A luglio 2026, Kioxia e Sandisk avevano già iniziato a distribuire ai partner i campioni della BiCS10 TLC da 1 Tb, la variante che memorizza tre bit per cella e raggiunge una densità superiore a 29 Gb/mm² . La versione QLC mostrata a FMS compie un ulteriore passo verso la massimizzazione della capacità, sfruttando i quattro bit per cella.

HBF: una nuova fascia tra HBM e SSD

La seconda novità riguarda la High Bandwidth Flash, o HBF. Sandisk e SK hynix hanno diffuso la prima specifica tecnica standardizzata attraverso l’OCP, rendendola disponibile come base aperta per la progettazione di sistemi di inferenza IA e acceleratori .

L’idea è creare un livello intermedio nella gerarchia della memoria:

• la HBM (High Bandwidth Memory) offre velocità molto elevate, ma capacità limitata e costi importanti;
• gli SSD garantiscono grande capacità, ma con latenze e ampiezza di banda inferiori;
• la HBF mira a combinare una capacità più vicina a quella dello storage con una velocità sufficiente per alimentare più efficacemente i carichi di inferenza.

Le specifiche dello standard

• Capacità: fino a 512 GB per stack, con configurazioni NAND a 8 o 16 livelli .
• Larghezza di banda: fino a 3,0 TB/s complessivi, con 1,6 TB/s per direzione; i tre livelli di prestazioni previsti, Grade 1–3, coprono all’incirca da 0,4 a 3,0 TB/s .
• Collegamento: standard UCIe (Universal Chiplet Interconnect Express) .
• Partecipanti al consorzio: Google, tramite Google DeepMind, e Tenstorrent hanno aderito al lavoro durante il processo di standardizzazione .

Perché è importante per l’inferenza

I modelli IA più grandi richiedono di mantenere una quantità crescente di parametri e dati rapidamente accessibile. Quando la memoria ad alta velocità disponibile sull’acceleratore non è sufficiente, il sistema deve ricorrere a livelli più lenti, creando quello che nel settore viene definito “memory wall”, il collo di bottiglia tra capacità di calcolo e disponibilità dei dati.

Secondo Sandisk, la HBF può offrire una capacità da 8 a 16 volte superiore a quella della HBM a un costo simile. In una simulazione basata sul modello Llama 3.1 da 405 miliardi di parametri, le prestazioni dichiarate per la lettura dei pesi preaddestrati si sono mantenute entro una differenza del 2,2% rispetto a una configurazione teorica con HBM di capacità illimitata . Si tratta, va sottolineato, di risultati simulati e non di una misura ottenuta da un dispositivo commerciale.

La specifica aperta è già stata pubblicata. I primi campioni di memoria sono attesi nella parte finale del 2026, mentre i dispositivi commerciali dovrebbero arrivare all’inizio del 2027 .

Gli appuntamenti principali di FMS 2026

Le presentazioni della conferenza hanno accompagnato gli annunci tecnici con una discussione più ampia sulla memoria “a livelli” per i carichi di lavoro IA.

Il keynote di Sandisk

Il keynote “NAND: The Versatile & Scalable Foundation of the AI Era” è previsto per mercoledì 5 agosto 2026 alle 11:40 PT, nella Mission City Ballroom del Santa Clara Convention Center. Interverranno Jim Elliott, chief revenue officer di Sandisk, Khurram Ismail, chief product officer, e Alper Ilkbahar, chief technology officer. La sessione è dedicata all’ottimizzazione a livello di sistema e al ruolo della NAND nell’abilitare l’inferenza IA su larga scala .

Il keynote di SK hynix

Nel giorno di apertura, il 4 agosto, SK hynix ha affrontato il tema della memoria gerarchica con il keynote “Orchestrating Efficient AI Infrastructure through Tiered Memory in the Era of Agentic AI”. La sessione è stata presentata dal vicepresidente esecutivo Kim Chun-sung e dal vicepresidente Kang Uk-song .

Il panel sulla “memory wall”

Giovedì 6 agosto alle 9:45 PT è previsto il panel “Breaking the Memory Wall with High Bandwidth Flash”, con Rajeev Nagabhirava di Sandisk, Lim Eui-cheol di SK hynix e Xiaoyu Ma, senior staff engineer di Google DeepMind. Il confronto riguarda il modo in cui la HBF può ridurre il divario tra calcolo e memoria nei carichi di inferenza IA .

Nota: il titolo del panel è riportato in più comunicazioni ufficiali, tra cui i materiali di Sandisk e la newsroom di SK hynix. Per la descrizione completa della sessione, il riferimento più preciso resta l’agenda live di FMS 2026; le fonti ufficiali concordano comunque sull’esistenza del panel dedicato al superamento della “memory wall” .

Il possibile impatto sui data center IA

I due annunci intervengono su livelli diversi ma complementari dell’infrastruttura.

La BiCS10 QLC punta a rendere più densi ed efficienti gli SSD destinati ai data lake, ai dataset di addestramento e ai livelli di archiviazione ad alta capacità. La HBF, invece, introduce una nuova classe di memoria pensata per stare più vicino all’acceleratore e fornire ai modelli IA una riserva di dati molto più ampia rispetto alla HBM, senza dover estendere quest’ultima a costi altrettanto elevati.

L’elemento strategico è anche l’apertura dello standard. Il coinvolgimento di Google e Tenstorrent nell’attività OCP, insieme al contributo principale di Sandisk e SK hynix, indica il tentativo di costruire un ecosistema interoperabile invece di moltiplicare soluzioni proprietarie . La tecnologia dovrà ancora superare la fase dei campioni e dell’integrazione nei sistemi, ma la pubblicazione della specifica fornisce già ai progettisti una base comune su cui lavorare.