TPU v10 ibrido di Google: l'addio agli acceleratori puri e l'ascesa dei chip con core CPU per l'AI agentica

A metà agosto 2026, SemiAnalysis ha sollevato 'voci di mercato' secondo cui Google starebbe lavorando con AMD su un progetto TPU di decima generazione . Se la notizia fosse confermata, segnerebbe il primo coinvolgimento sostanziale di AMD in un importante programma di ASIC AI custom — e indicherebbe qualcosa di ben più grande di un semplice rimpasto nella supply chain: l'inizio della fine per gli acceleratori AI puramente matriciali .

La presunta partnership Google–AMD per il TPU v10

Secondo SemiAnalysis, ripresa da Tom's Hardware e altre testate, Google starebbe esplorando un ASIC AI ibrido in grado di integrare core CPU AMD sullo stesso package della sua tecnologia acceleratrice proprietaria . Gli analisti ritengono che Google sia interessata al packaging avanzato e all'integrazione 3D (SoIC) di AMD, oltre ai suoi progetti di core CPU per carichi di lavoro heavy-lift .

Il contesto è fondamentale. Broadcom rimane il partner storico di Google per il co-design delle TPU, con un accordo quinquennale di cooperazione firmato a marzo 2026 che copre le generazioni dalla v8 all'v11 . MediaTek gestisce I/O e coordinamento produttivo per l'attuale generazione Ironwood (TPU v7x) . Il coinvolgimento di AMD sembra essere un progetto all'interno della generazione v10, non necessariamente una sostituzione totale di Broadcom, anche se la produzione CoWoS di Broadcom per Ironwood è stata rivista al ribasso di circa 32.000 wafer .

Parallelamente, si vocifera che Google stia prendendo in considerazione Samsung Foundry per la produzione di componenti della v10 (nome in codice "Ice Fish") per diversificare oltre TSMC , e sarebbe in trattative avanzate con Marvell per altri chip AI custom .

Precisazione importante: Nulla è confermato da Google o AMD. Il rapporto di SemiAnalysis è un'indicazione di mercato, non un annuncio ufficiale, e il progetto AMD potrebbe riguardare uno SKU specifico, un percorso sperimentale o una copertura contro i rischi di dipendenza da un singolo fornitore .

Perché i Chip Ibridi Hanno Senso per l'AI Agentica e il Reinforcement Learning

Il passaggio da un ASIC puramente matriciale a un chip ibrido con core CPU integrati è una risposta architetturale diretta alla natura mutevole dei carichi di lavoro AI — in particolare il reinforcement learning (RL) e l'AI agentica.

L'AI Agentica è CPU-Bound, Non GPU-Bound

L'inferenza batch tradizionale è quasi interamente GPU-bound: un prompt entra, la GPU esegue un forward pass, i token escono . I carichi di lavoro dell'AI agentica sono fondamentalmente diversi. Orchestrazione, pianificazione, chiamate a strumenti (tool calling), esecuzione in sandbox e interazione con l'ambiente girano tutti sulle CPU, non sulle GPU .

Uno studio accademico ha rilevato che i carichi di lavoro AI agentici dominati dall'uso di strumenti sono significativamente rallentati dall'elaborazione degli strumenti sulla CPU, che consuma fino all'88% della latenza end-to-end . Un'analisi separata di Akash Borate ha portato questa cifra ancora più in alto, fino al 90,6% .

Il Rapporto CPU:GPU Sta Cambiando Radicalmente

Nei cluster di training AI, il rapporto CPU/GPU è di circa 1:7 o 1:8 . Con lo spostamento dei carichi di lavoro verso l'inferenza, il rapporto scende a 1:3 o 1:4 . Per le implementazioni agentiche, Intel ha rivelato nella sua chiamata sugli utili del Q1 2026 che alcuni clienti stanno già eseguendo quattro CPU per GPU — un rapporto 1:1 in alcuni cluster .

Morgan Stanley prevede una crescita di mercato incrementale per le CPU tra 32,5 e 60 miliardi di dollari entro il 2030, guidata interamente da questo cambiamento . AMD stessa ha sostenuto che l'AI agentica non è un singolo carico di lavoro di inferenza incentrato sulla GPU, ma un flusso di lavoro eterogeneo end-to-end che richiede CPU ad alta densità di core e alto numero di thread per orchestrazione ed esecuzione in sandbox .

Il Reinforcement Learning Richiede Cicli di Sandbox Stretti

L'addestramento RL — specialmente per modelli agentici — richiede cicli ripetuti di esecuzione in sandbox, simulazione dell'ambiente, calcolo della ricompensa e aggiornamento della politica. Questi cicli comportano una sostanziale orchestrazione lato CPU che non si mappa in modo efficiente su acceleratori matriciali puri.

Vera di Nvidia (design Olympus a 88 core) e Xeon 6+ di Intel sono entrambi ottimizzati per questo schema di "ciclo di sandbox per reinforcement learning stretto" . L'industria dell'hardware sta convergendo su un'intuizione condivisa: i futuri acceleratori AI non saranno motori puramente matriciali.

Il TPU v10 Ibrido di Google come Indicatore Anticipatore

Integrando i core CPU AMD direttamente nel package del TPU, Google potrebbe eliminare i colli di bottiglia PCIe per questi cicli agentici pesanti in CPU, ridurre la latenza e gestire il ciclo "chiamata strumento → passo ambientale → aggiornamento politica" su un singolo die strettamente accoppiato. Questa è l'incarnazione hardware dell'intuizione che i futuri sistemi AI saranno progetti di system-on-package eterogenei che mescolano tipi di calcolo in base alla fase del carico di lavoro.

Le Implicazioni Più Ampie

Area	Cosa Significa
Architettura	Gli ASIC AI si stanno evolvendo da acceleratori matriciali puri a chiplet ibridi CPU+acceleratore.
Segnale del carico di lavoro	RL e AI agentica hanno profili di calcolo fondamentalmente diversi (ramificazione, chiamate a strumenti, orchestrazione) rispetto all'addestramento denso — hanno bisogno di core CPU, non solo di più FLOP GPU.
Supply chain	Google sta frammentando le sue partnership TPU tra Broadcom, MediaTek, Marvell e ora AMD, riducendo la dipendenza da un singolo fornitore e ottenendo l'accesso a IP specializzati.
Impatto di mercato	AMD ottiene per la prima volta un punto d'appoggio negli ASIC AI custom. Nvidia affronta pressioni architetturali sia dai competitor GPU che da questa tendenza degli ASIC ibridi.

Il Punto Fermo

La notizia che Google starebbe mettendo core CPU all'interno del suo TPU v10 non è una modifica incrementale — è il riconoscimento che l'acceleratore AI del 2028 sarà molto diverso da quello del 2024. L'AI agentica e il reinforcement learning stanno riscrivendo le regole dell'architettura di calcolo, e il chip che gestisce un ciclo di chiamata a strumenti mille volte al secondo deve essere costruito in modo diverso dal chip che esegue una singola moltiplicazione di matrici gigante.

Se le voci di mercato di SemiAnalysis sono corrette, Google e AMD stanno costruendo quel chip proprio ora.