AnswersPublished35 sources
AMD MI455X e Helios: dentro la GPU con 432 GB di HBM4 e il rack AI da 72 chip
La AMD Instinct MI455X combina otto chiplet di calcolo XCD su processo TSMC N2, die fabric/cache e I/O su N3P, 12 stack HBM4, 432 GB di memoria e 23,3 TB/s di banda. Un rack Helios riunisce 72 MI455X in 18 tray da quattro GPU, raggiungendo i valori dichiarati da AMD di 2,9 exaflop FP4, 31 TB di HBM4 e 1,7 PB/s di ba...
Pubblicato daModificato con GPT-5.6 LunaImmagini generate con GPT Image 1.5
Research answer
Key takeaways
- La AMD Instinct MI455X combina otto chiplet di calcolo XCD su processo TSMC N2, die fabric/cache e I/O su N3P, 12 stack HBM4, 432 GB di memoria e 23,3 TB/s di banda.
- Un rack Helios riunisce 72 MI455X in 18 tray da quattro GPU, raggiungendo i valori dichiarati da AMD di 2,9 exaflop FP4, 31 TB di HBM4 e 1,7 PB/s di banda aggregata.
- La scommessa di AMD è di sistema: CPU EPYC Venice, networking Pensando Vulcano, UALink su Ethernet, standard Open Rack Wide e software ROCm lavorano insieme in un’unica piattaforma AI.
AI Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: What architectural and system-level details did AMD reveal at Hot Chips 2026 about its Instinct MI400 series—especially the MI455X’s TSMC N2. Article summary: AMD’s Hot Chips message was that MI400 is not merely a faster accelerator: it is the compute building block for a vertically integrated, open-standard AI rack. The flagship MI455X combines a large chiplet GPU, unusually . Topic tags: general, general web, user generated, documentation. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks,
La MI455X non è solo una GPU più veloce
Le presentazioni di AMD a Hot Chips 2026 hanno collocato la famiglia Instinct MI400 al centro di un progetto più ampio. Il modello di punta MI455X è infatti il blocco di calcolo del sistema Helios, una piattaforma rack-scale che integra acceleratori, processori host, rete e software ROCm in un’infrastruttura basata su standard aperti. Il dato più significativo non è soltanto la potenza teorica: ogni MI455X dispone di 432 GB di HBM4, mentre un rack Helios arriva a 31 TB di memoria HBM4 complessiva. 2
3
10
MI455X: un design chiplet pensato per la pressione sulla memoria
La MI455X utilizza la quinta generazione dell’architettura AMD CDNA. Il comparto di calcolo comprende otto Accelerator Complex Die, o XCD, prodotti da TSMC con il processo N2. I die dedicati a fabric, cache e I/O utilizzano invece il processo N3P. AMD riunisce questi chiplet con 12 stack di memoria HBM4 in un package TSMC CoWoS-L. 17
21
Il vantaggio di questa suddivisione è duplice: AMD può riservare il nodo produttivo più avanzato ai die di calcolo e separare le funzioni di interconnessione, cache e I/O in chiplet distinti. La MI455X non è quindi un grande die monolitico, ma un sistema multi-die costruito attorno a banda, resa produttiva e connettività a livello di rack.
Architettura e modello di esecuzione
AMD indica 256 Work Group Processor, o WGP, e 192 MB di cache L2 globale per la MI455X. CDNA 5 introduce inoltre il supporto dei matrix core all’esecuzione nativa Wave32, insieme a diversi formati numerici a bassa precisione utilizzati nei carichi di lavoro AI moderni. 3
20
La documentazione e i resoconti su Hot Chips descrivono anche un percorso a latenza ridotta per le funzioni trascendentali, come esponenziali e logaritmi. Operazioni di questo tipo sono presenti, tra gli altri, nei meccanismi di attenzione, normalizzazione e attivazione delle reti neurali. Le fonti disponibili, tuttavia, non quantificano la riduzione della latenza: il dato va quindi considerato una caratteristica architetturale, non una misura prestazionale verificata.
Specifiche della MI455X
- Architettura: AMD CDNA 5
- Chiplet di calcolo: otto XCD su TSMC N2
17
- Fabric, cache e I/O: chiplet su TSMC N3P
- Package: TSMC CoWoS-L
21
- Work Group Processor: 256
3
- Cache L2 globale: 192 MB
- Memoria HBM4: 12 stack, 432 GB complessivi
- Banda di memoria di picco: 23,3 TB/s
- Prestazioni di picco OCP MXFP4: 40,26 PFLOPS, arrotondati da AMD a circa 40,3 PFLOPS
19
- Prestazioni di picco MXFP6: 20,13 PFLOPS
- Prestazioni di picco MXFP8: 20,13 PFLOPS
Si tratta di valori teorici massimi, non di prestazioni garantite nelle applicazioni. Il risultato effettivo dipenderà da precisione numerica, sparsità, architettura del modello, accessi alla memoria, ottimizzazione del software e capacità del carico di lavoro di mantenere occupate tutte le risorse di calcolo.
Perché 432 GB di HBM4 possono fare la differenza
La specifica più importante della MI455X potrebbe essere la capacità di memoria, più che il numero di PFLOPS dichiarati. I 12 stack HBM4 offrono 432 GB per acceleratore e fino a 23,3 TB/s di banda. 2
3
Una capacità così elevata consente di mantenere nella memoria locale una quantità maggiore di pesi, attivazioni e stato dell’inferenza. Tra questi rientra la KV cache, cioè la memoria utilizzata per conservare informazioni sulle chiavi e sui valori già elaborati durante la generazione di testo. È un elemento sempre più rilevante quando aumentano la lunghezza del contesto e il numero di richieste simultanee.
In pratica, più dati possono rimanere vicini al processore prima di dover essere distribuiti su altri acceleratori. Questo può ridurre la pressione sulla comunicazione tra GPU, anche se il vantaggio reale dipenderà dal modello e dall’implementazione software.
CDNA 5 supporta inoltre un’ampia gamma di formati: OCP MXFP4, MXFP6 e MXFP8, OCP FP8, BF16, FP16, TF32, FP32 e FP64. I formati a bassa precisione puntano all’efficienza nell’addestramento e nell’inferenza AI, mentre il supporto ai formati più ampi mantiene l’architettura adatta anche a HPC e carichi misti. 18
20
Helios trasforma la MI455X in un sistema rack-scale
Helios organizza gli acceleratori in 18 tray di calcolo allineati all’approccio Open Rack Wide, ciascuno con quattro GPU MI455X. Il totale è di 72 GPU per rack. AMD dichiara i seguenti valori massimi:
- 2,9 exaflop di calcolo FP4
- 1,4 exaflop di calcolo FP8
- 31 TB di capacità HBM4 aggregata
- 1,7 PB/s di banda HBM aggregata
- 260 TB/s di banda scale-up
- 43 TB/s di banda scale-out
51
Il valore di Helios non consiste semplicemente nel moltiplicare per 72 le specifiche della singola GPU. Il rack è progettato come un unico dominio scale-up: la comunicazione tra acceleratori diventa quindi una parte centrale dell’architettura, invece di essere lasciata a server separati collegati successivamente.
Nel progetto pubblicato da AMD, UALink su Ethernet gestisce la connettività scale-up, mentre il networking basato su Ethernet è utilizzato per lo scale-out verso sistemi e cluster esterni. 10
12
CPU host, tray e networking
Ogni tray con quattro GPU è abbinato a un processore host AMD EPYC “Venice”. I resoconti sull’architettura presentata a Hot Chips identificano la piattaforma come EPYC 9006 su socket SP7; AMD descrive Helios come una combinazione di CPU EPYC serie 9006 di sesta generazione, GPU MI455X e networking Pensando. 7
10
14
Le schede di rete AI Pensando Vulcano offrono connettività Ethernet a 800 Gb/s per il traffico scale-out. Nei materiali AMD, il design basato su Vulcano arriva fino a 2,4 Tb/s di banda scale-out per GPU. 47
La divisione dei compiti è quindi precisa: la GPU esegue i calcoli matriciali e vettoriali, il processore EPYC gestisce le attività host e del piano di controllo, mentre la rete trasferisce i dati all’interno e all’esterno del rack. Helios è di conseguenza un sistema progettato come un insieme coordinato, non una semplice collezione di schede acceleratrici.
Open Rack Wide e ROCm: la strategia degli standard aperti
AMD sta allineando Helios all’approccio Open Rack Wide di Meta e agli standard rack dell’Open Compute Project, l’organizzazione che promuove specifiche aperte per l’infrastruttura dei data center. L’azienda utilizza inoltre UALink ed Ethernet, invece di presentare il rack come una piattaforma interamente proprietaria. 47
49
La strategia degli standard aperti sostiene l’idea di AMD secondo cui i clienti dovrebbero poter assemblare grandi sistemi AI a partire da componenti interoperabili. Nella visione dell’azienda, lo stack comprende:
- Instinct MI455X: accelerazione matriciale e vettoriale
- EPYC Venice: calcolo host e piano di controllo
- Pensando Vulcano: networking scale-out
- UALink su Ethernet: connettività scale-up
- ROCm: ambiente software proposto come alternativa alle infrastrutture dipendenti da CUDA
ROCm, da solo, non elimina il lavoro necessario per trasferire il software da una piattaforma GPU a un’altra. Il supporto dei kernel, le librerie, i compilatori, i framework dei modelli e gli strumenti di produzione restano determinanti. La vera ambizione di AMD è offrire una base hardware e software completa per implementare un grande cluster AI, invece di competere soltanto sulle specifiche dell’acceleratore.
Distribuzione nel 2026: una previsione, non una prova di disponibilità diffusa
AMD ha dichiarato che Helios è entrato in produzione e che le distribuzioni inizieranno nella seconda metà del 2026. 4
49 Questa indicazione descrive la tabella di marcia produttiva e di deployment dell’azienda; non dimostra che la piattaforma sia già installata su larga scala o che ogni configurazione rack citata sia disponibile in volumi elevati.
Microsoft ha annunciato separatamente l’intenzione di implementare Helios su Azure per l’inferenza di modelli avanzati, offrendo un percorso di distribuzione cloud identificato per la piattaforma. 54
56 Anche in questo caso, i piani di deployment di un cliente non equivalgono a risultati di produzione misurati in modo indipendente.
Versal Premium Gen 2 porta la strategia oltre le GPU per data center
La presenza di AMD a Hot Chips 2026 ha riguardato anche i SoC adattivi Versal Premium Gen 2, destinati a una parte diversa del mercato. Questi dispositivi puntano ad applicazioni sensibili alla latenza e intensive dal punto di vista dei dati, tra cui physical AI, networking, strumentazione e misura, video professionale, aerospazio e difesa e altri sistemi mission-critical. 31
36
38
Le versioni Memory-on-Package integrano fino a 32 GB di LPDDR5X direttamente nel package. AMD indica fino a 288 GB/s di banda prevista e sostiene che l’approccio possa ridurre fino al 60% l’area della scheda rispetto a soluzioni con memoria esterna. 36
41
Per la famiglia Versal Premium Gen 2, le specifiche ufficiali indicano interfacce PCIe Gen6 e CXL 3.1, oltre al supporto per memoria LPDDR5X e DDR5. 37
40
42
Alcuni resoconti di Hot Chips citano anche transceiver compatibili con PCIe Gen7 e funzioni di crittografia post-quantistica nel quadro più ampio delle capacità della piattaforma. Il materiale ufficiale disponibile conferma però PCIe Gen6, CXL 3.1 e funzioni di sicurezza come PCIe Integrity and Data Encryption, senza stabilire PCIe Gen7 o la crittografia post-quantistica come specifiche confermate per ogni dispositivo Memory-on-Package. 37
39
40
Il punto chiave
I numeri della MI455X — 432 GB di HBM4, 23,3 TB/s di banda e 40,26 PFLOPS in MXFP4 — contano soprattutto perché alimentano un progetto di sistema più grande. Helios colloca 72 di questi acceleratori in un rack con 31 TB di HBM4, calcolo a bassa precisione in classe exaflop, collegamenti scale-up ad alta banda, CPU EPYC host e networking Pensando.
La scommessa di AMD è quindi architetturale oltre che numerica: far funzionare GPU, memoria, fabric, processore host, NIC, rack e software come un’unica piattaforma basata su standard aperti. Solo i carichi di lavoro reali, la maturità di ROCm, la disponibilità dei componenti e la scala delle installazioni diranno se le prestazioni in produzione saranno all’altezza dei picchi teorici dichiarati.
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
People also ask
What is the short answer to "AMD MI455X e Helios: dentro la GPU con 432 GB di HBM4 e il rack AI da 72 chip"?
La AMD Instinct MI455X combina otto chiplet di calcolo XCD su processo TSMC N2, die fabric/cache e I/O su N3P, 12 stack HBM4, 432 GB di memoria e 23,3 TB/s di banda.
What are the key points to validate first?
La AMD Instinct MI455X combina otto chiplet di calcolo XCD su processo TSMC N2, die fabric/cache e I/O su N3P, 12 stack HBM4, 432 GB di memoria e 23,3 TB/s di banda. Un rack Helios riunisce 72 MI455X in 18 tray da quattro GPU, raggiungendo i valori dichiarati da AMD di 2,9 exaflop FP4, 31 TB di HBM4 e 1,7 PB/s di banda aggregata.
What should I do next in practice?
La scommessa di AMD è di sistema: CPU EPYC Venice, networking Pensando Vulcano, UALink su Ethernet, standard Open Rack Wide e software ROCm lavorano insieme in un’unica piattaforma AI.