La Rubin standard originale utilizza 2 die di calcolo più 8 moduli HBM4 . La Rubin Ultra era essenzialmente due chip di classe Rubin fusi in un unico package: 4 die più 16 HBM4E . La versione ridimensionata torna alla stessa configurazione a 2 die + 8 HBM della Rubin base .

Importante avvertenza: Nvidia non ha rilasciato una dichiarazione ufficiale che confermi la cancellazione, e alcuni partecipanti al mercato il 30 giugno hanno sostenuto che SemiAnalysis potrebbe aver rilanciato voci sulla catena di fornitura risalenti ad aprile 2026, piuttosto che riportare nuove informazioni . I media taiwanesi Ctee e Commercial Times avevano già riportato la revisione del design all'inizio di aprile 2026 .

Perché TSMC non è riuscita a costruire il design originale

La causa principale della cancellazione è stata la complessità del packaging avanzato presso TSMC:

• Il package a 4 die originale è stato descritto come 7,5–8 volte il limite del reticolo della litografia standard, creando seri problemi di resa e produzione .
• Il processo di packaging CoWoS-L di TSMC non poteva gestire economicamente un'interconnessione multi-die monolitica così massiccia .
• In una configurazione a 4 chip (2+2), il substrato del package subiva deformazioni — piegamenti in più direzioni che impedivano ai chiplet di calcolo di entrare in pieno contatto con il substrato, causando guasti alla trasmissione del segnale .
• SemiAnalysis ha citato "preoccupazioni sull'esecuzione manifatturiera" — fondamentalmente, il design era troppo ambizioso per le capacità esistenti del nodo a 3 nm e del packaging CoWoS-L .

Le stime del settore (da un post su LinkedIn di un analista di settore) suggeriscono che l'approccio a 4 die soffriva di rese di circa il 60% a livello di package; il passaggio a 2 die dovrebbe aumentare le rese a circa l'85% e ridurre i costi per scheda di circa il 30% .

TSMC sta esplorando un nuovo approccio di packaging chiamato CoPoS (Chip-on-Panel-on-Substrate) che sostituisce l'interposer in silicio di circa 300 mm con pannelli quadrati/rettangolari più grandi. Le prime specifiche prevedono pannelli di circa 310×310 mm, con scalabilità futura a 515×510 mm o addirittura 750×620 mm . Tuttavia, non si prevede che CoPoS raggiunga la produzione di massa prima della fine del 2028 o dell'inizio del 2029 — troppo tardi per la finestra di lancio del 2027 della Rubin Ultra .

Come si confronta la versione ridimensionata a due chip

Le differenze in termini di prestazioni e memoria tra i design originale e rivisto sono illustrate nella tabella seguente:

Alcune fonti del settore taiwanese (TrendForce / Commercial Times) hanno riferito già nell'aprile 2026 che la pianificazione della catena di fornitura era sempre stata per un design a 2 die, suggerendo che il piano a 4 die potrebbe essere stato un annuncio prematuro e ambizioso che non ha mai raggiunto la fattibilità produttiva . Nvidia starebbe pianificando di ottenere la produttività originale a 4 die a livello di scheda/sistema piuttosto che a livello di package — utilizzando una configurazione 2+2 in cui due package separati a 2 die vengono montati insieme sulla stessa scheda server .

Pressioni competitive: hyperscaler, ASIC e il fossato CUDA

SemiAnalysis ha evidenziato tre livelli di erosione competitiva nello stesso rapporto del 30 giugno :

• Chip interni degli hyperscaler: I programmi ASIC di Google (TPU), Amazon (Trainium) e Microsoft (Maia) stanno tutti guadagnando quote di implementazione all'interno dei propri cloud, sostituendo direttamente le GPU Nvidia per i carichi di lavoro AI interni più grandi .
• La crescita degli ASIC custom supera quella delle GPU merchant: I dati di TrendForce citati da SemiAnalysis mostrano che le spedizioni di ASIC AI custom crescono del 44,6% nel 2026 contro il 16,1% delle GPU merchant — il primo anno in cui la crescita degli ASIC ha superato quella delle GPU . Gli ASIC vantano un vantaggio del 40–65% nel costo totale di proprietà (TCO) nelle implementazioni di inferenza pluriennali .
• Il fossato CUDA si sta erodendo: SemiAnalysis ha dichiarato che la barriera dell'ecosistema CUDA di Nvidia affronta un'erosione lenta ma costante poiché gli hyperscaler ottimizzano i propri stack software e i framework hardware-agnostici (es. Triton, ONNX Runtime, OpenXLA) riducono i costi di passaggio da CUDA .
• Aziende indipendenti di chip AI come Groq, Cerebras ed Etched competono nel mercato dell'inferenza dei data center, offrendo ASIC specializzati che sfidano l'economia dell'inferenza di Nvidia .

Implicazioni più ampie per il business dei data center di Nvidia

La storia della cancellazione è solo la metà di ciò che SemiAnalysis ha pubblicato il 30 giugno. La società ha anche previsto che i ricavi di Nvidia dal computing per data center nella seconda metà del 2026 potrebbero essere del 20% superiori al consenso di Wall Street — principalmente perché il collo di bottiglia dell'offerta HBM4 è stato risolto . Questo crea quella che l'azienda ha chiamato una dinamica "ghiaccio e fuoco": forti ricavi a breve termine accanto a una roadmap di punta indebolita.

Implicazioni chiave:

• Reset della strategia di packaging: La cancellazione della Rubin Ultra segnala che lo scaling multi-die monolitico oltre i 2 chiplet delle dimensioni del reticolo in un singolo package CoWoS rimane irraggiungibile con l'attuale tecnologia TSMC . Ciò rafforza la necessità per Nvidia di perseguire la disaggregazione a livello di scheda per le generazioni future.
• Finestra competitiva per AMD e hyperscaler: Con la Rubin Ultra di fascia alta che offre circa la metà delle prestazioni promesse, la serie Instinct MI500 di AMD e gli ASIC degli hyperscaler guadagnano una posizione competitiva più forte nella fascia alta .
• Rischio strutturale di quota di mercato: Il punto di vista di SemiAnalysis è che la quota di mercato di Nvidia viene erosa da Trainium, TPU e altri, e la riprogettazione della Rubin Ultra accelera tale rischio rimandando il prossimo grande balzo architetturale di Nvidia .

Il punto fondamentale

Il rapporto di SemiAnalysis del 30 giugno 2026 ha dipinto un quadro complesso: Nvidia deve affrontare reali vincoli produttivi che hanno costretto alla riprogettazione di un prodotto di punta, ma l'azienda ha anche un forte slancio nei ricavi a breve termine. Le minacce competitive provenienti dal silicio personalizzato degli hyperscaler e dal software agnostico rispetto al framework sono reali e misurabili, ma la posizione dominante di Nvidia sul mercato significa che questi rischi si manifestano in anni, non in trimestri. Se la cancellazione della Rubin Ultra sia un semplice passo falso nel packaging o l'inizio di un cambiamento competitivo strutturale dipenderà dal fatto che il packaging CoPoS di nuova generazione di TSMC possa fornire lo scaling multi-die che CoWoS-L non ha potuto offrire.

La Rubin standard originale utilizza 2 die di calcolo più 8 moduli HBM4 . La Rubin Ultra era essenzialmente due chip di classe Rubin fusi in un unico package: 4 die più 16 HBM4E . La versione ridimensionata torna alla stessa configurazione a 2 die + 8 HBM della Rubin base .

Importante avvertenza: Nvidia non ha rilasciato una dichiarazione ufficiale che confermi la cancellazione, e alcuni partecipanti al mercato il 30 giugno hanno sostenuto che SemiAnalysis potrebbe aver rilanciato voci sulla catena di fornitura risalenti ad aprile 2026, piuttosto che riportare nuove informazioni . I media taiwanesi Ctee e Commercial Times avevano già riportato la revisione del design all'inizio di aprile 2026 .

Perché TSMC non è riuscita a costruire il design originale

La causa principale della cancellazione è stata la complessità del packaging avanzato presso TSMC:

• Il package a 4 die originale è stato descritto come 7,5–8 volte il limite del reticolo della litografia standard, creando seri problemi di resa e produzione .
• Il processo di packaging CoWoS-L di TSMC non poteva gestire economicamente un'interconnessione multi-die monolitica così massiccia .
• In una configurazione a 4 chip (2+2), il substrato del package subiva deformazioni — piegamenti in più direzioni che impedivano ai chiplet di calcolo di entrare in pieno contatto con il substrato, causando guasti alla trasmissione del segnale .
• SemiAnalysis ha citato "preoccupazioni sull'esecuzione manifatturiera" — fondamentalmente, il design era troppo ambizioso per le capacità esistenti del nodo a 3 nm e del packaging CoWoS-L .

Le stime del settore (da un post su LinkedIn di un analista di settore) suggeriscono che l'approccio a 4 die soffriva di rese di circa il 60% a livello di package; il passaggio a 2 die dovrebbe aumentare le rese a circa l'85% e ridurre i costi per scheda di circa il 30% .

TSMC sta esplorando un nuovo approccio di packaging chiamato CoPoS (Chip-on-Panel-on-Substrate) che sostituisce l'interposer in silicio di circa 300 mm con pannelli quadrati/rettangolari più grandi. Le prime specifiche prevedono pannelli di circa 310×310 mm, con scalabilità futura a 515×510 mm o addirittura 750×620 mm . Tuttavia, non si prevede che CoPoS raggiunga la produzione di massa prima della fine del 2028 o dell'inizio del 2029 — troppo tardi per la finestra di lancio del 2027 della Rubin Ultra .

Come si confronta la versione ridimensionata a due chip

Le differenze in termini di prestazioni e memoria tra i design originale e rivisto sono illustrate nella tabella seguente:

Alcune fonti del settore taiwanese (TrendForce / Commercial Times) hanno riferito già nell'aprile 2026 che la pianificazione della catena di fornitura era sempre stata per un design a 2 die, suggerendo che il piano a 4 die potrebbe essere stato un annuncio prematuro e ambizioso che non ha mai raggiunto la fattibilità produttiva . Nvidia starebbe pianificando di ottenere la produttività originale a 4 die a livello di scheda/sistema piuttosto che a livello di package — utilizzando una configurazione 2+2 in cui due package separati a 2 die vengono montati insieme sulla stessa scheda server .

Pressioni competitive: hyperscaler, ASIC e il fossato CUDA

SemiAnalysis ha evidenziato tre livelli di erosione competitiva nello stesso rapporto del 30 giugno :

• Chip interni degli hyperscaler: I programmi ASIC di Google (TPU), Amazon (Trainium) e Microsoft (Maia) stanno tutti guadagnando quote di implementazione all'interno dei propri cloud, sostituendo direttamente le GPU Nvidia per i carichi di lavoro AI interni più grandi .
• La crescita degli ASIC custom supera quella delle GPU merchant: I dati di TrendForce citati da SemiAnalysis mostrano che le spedizioni di ASIC AI custom crescono del 44,6% nel 2026 contro il 16,1% delle GPU merchant — il primo anno in cui la crescita degli ASIC ha superato quella delle GPU . Gli ASIC vantano un vantaggio del 40–65% nel costo totale di proprietà (TCO) nelle implementazioni di inferenza pluriennali .
• Il fossato CUDA si sta erodendo: SemiAnalysis ha dichiarato che la barriera dell'ecosistema CUDA di Nvidia affronta un'erosione lenta ma costante poiché gli hyperscaler ottimizzano i propri stack software e i framework hardware-agnostici (es. Triton, ONNX Runtime, OpenXLA) riducono i costi di passaggio da CUDA .
• Aziende indipendenti di chip AI come Groq, Cerebras ed Etched competono nel mercato dell'inferenza dei data center, offrendo ASIC specializzati che sfidano l'economia dell'inferenza di Nvidia .

Implicazioni più ampie per il business dei data center di Nvidia

La storia della cancellazione è solo la metà di ciò che SemiAnalysis ha pubblicato il 30 giugno. La società ha anche previsto che i ricavi di Nvidia dal computing per data center nella seconda metà del 2026 potrebbero essere del 20% superiori al consenso di Wall Street — principalmente perché il collo di bottiglia dell'offerta HBM4 è stato risolto . Questo crea quella che l'azienda ha chiamato una dinamica "ghiaccio e fuoco": forti ricavi a breve termine accanto a una roadmap di punta indebolita.

Implicazioni chiave:

• Reset della strategia di packaging: La cancellazione della Rubin Ultra segnala che lo scaling multi-die monolitico oltre i 2 chiplet delle dimensioni del reticolo in un singolo package CoWoS rimane irraggiungibile con l'attuale tecnologia TSMC . Ciò rafforza la necessità per Nvidia di perseguire la disaggregazione a livello di scheda per le generazioni future.
• Finestra competitiva per AMD e hyperscaler: Con la Rubin Ultra di fascia alta che offre circa la metà delle prestazioni promesse, la serie Instinct MI500 di AMD e gli ASIC degli hyperscaler guadagnano una posizione competitiva più forte nella fascia alta .
• Rischio strutturale di quota di mercato: Il punto di vista di SemiAnalysis è che la quota di mercato di Nvidia viene erosa da Trainium, TPU e altri, e la riprogettazione della Rubin Ultra accelera tale rischio rimandando il prossimo grande balzo architetturale di Nvidia .

Il punto fondamentale

Il rapporto di SemiAnalysis del 30 giugno 2026 ha dipinto un quadro complesso: Nvidia deve affrontare reali vincoli produttivi che hanno costretto alla riprogettazione di un prodotto di punta, ma l'azienda ha anche un forte slancio nei ricavi a breve termine. Le minacce competitive provenienti dal silicio personalizzato degli hyperscaler e dal software agnostico rispetto al framework sono reali e misurabili, ma la posizione dominante di Nvidia sul mercato significa che questi rischi si manifestano in anni, non in trimestri. Se la cancellazione della Rubin Ultra sia un semplice passo falso nel packaging o l'inizio di un cambiamento competitivo strutturale dipenderà dal fatto che il packaging CoPoS di nuova generazione di TSMC possa fornire lo scaling multi-die che CoWoS-L non ha potuto offrire.