Google punta su Intel per il packaging dei suoi prossimi TPU: una scommessa tecnica tra promesse e contraddizioni

La decisione di Google di utilizzare il packaging avanzato EMIB-T di Intel per la sua prossima generazione di TPU (nome in codice Humufish, ex TPUv8e) è uno dei cambiamenti più rilevanti nella supply chain dei chip AI. Da un lato rappresenta un voto di fiducia nella tecnologia di Intel, dall'altro è una scommessa ad alto rischio che potrebbe ridisegnare il mercato dei packaging per semiconduttori – a patto che Intel riesca a superare una ripida curva di apprendimento nella resa produttiva e a gestire una fastidiosa contraddizione interna legata al proprio processore di punta.

Perché Google ha cambiato fornitore: la stretta sulla capacità CoWoS

La ragione principale è semplice: non c'è abbastanza capacità CoWoS per tutti. La domanda esplosiva di chip AI ha messo in seria difficoltà la produzione di TSMC, e l'EMIB di Intel è attualmente l'unica alternativa credibile su larga scala per acceleratori AI . L'EMIB-T viene descritto come in grado di offrire "maggiore versatilità e design più scalabili ed economici rispetto agli approcci CoWoS 2.5D" .

Per Humufish, in particolare, il die di calcolo sarà prodotto internamente da Google, mentre MediaTek gestirà il design back-end. Il chip è atteso nella seconda metà del 2027 . Secondo le stime di Aletheia Capital, l'area del die Humufish sarà di 9-10 volte la dimensione di un reticolo (reticle), con un substrato di circa 13.700 mm² (16x reticle), rendendolo troppo grande e costoso per CoWoS – EMIB-T è il packaging predefinito, con CoPoS come alternativa .

In sintesi, Google aveva bisogno di una soluzione di packaging in grado di scalare a mega-package che CoWoS non potrebbe gestire economicamente. EMIB-T è la risposta.

Vantaggi tecnici: le differenze tra EMIB-T e CoWoS

La differenza architetturale tra EMIB-T e CoWoS è fondamentale. CoWoS monta ogni die su un grande interposer di silicio che si estende su tutto il package – una costosa lastra che spreca silicio ai bordi man mano che le dimensioni del package crescono . EMIB, al contrario, incorpora piccoli ponti di silicio nel substrato organico solo dove i die si collegano, lasciando il resto del substrato come materiale organico a basso costo .

Caratteristica	Intel EMIB-T	TSMC CoWoS
Approccio interposer	Piccoli ponti di silicio incorporati nel substrato organico solo dove i die si connettono	Grande interposer di silicio su tutto il package
Scalabilità reticolo	Supporta oltre 9,7x reticle; punta a 12× entro il 2028	CoWoS-S ~3,3x; CoWoS-L arriva a 5,5x e poi ~9,5x nel 2027
Connettività verticale	EMIB-T aggiunge TSV (Through-Silicon Vias) attraverso i ponti per alimentazione e segnali verticali	Strutture di alimentazione separate nell'interposer
Costo per die molto grandi	I ponti localizzati riducono drasticamente l'area di silicio, abbassando il costo per package	L'interposer pieno diventa sempre più costoso e problematico in termini di resa all'aumentare delle dimensioni
Alimentazione	I TSV nei ponti consentono un'alimentazione verticale a basso rumore, riducendo la resistenza di oltre il 30%	Matura ma utilizza strutture di alimentazione separate

La differenza è spesso descritta come una rete autostradale cittadina (CoWoS) contro un ponte a un attraversamento fluviale (EMIB) . Per il die da ~10x reticle di Humufish, quel vantaggio in termini di costo e scalabilità è decisivo.

Il muro di resa al 90%: un problema più duro di quanto sembri

Google ha ordinato a Intel la costruzione di oltre 3 milioni di TPU entro il 2028, come confermato da The Information citando quattro fonti . L'analisi di settore suggerisce che si tratta principalmente di un impegno per i servizi di packaging avanzato, dato che i nodi produttivi di Intel non sono competitivi con TSMC per la logica di fascia alta .

Ma l'obiettivo di volume si scontra con una realtà produttiva: l'EMIB-T di Intel ha raggiunto circa il 90% di resa di validazione tecnologica per il progetto Humufish . L'analista Ming-Chi Kuo afferma che è un segnale positivo data la storia produttiva di Intel con EMIB, ma il benchmark è la resa di assemblaggio FCBGA, che l'industria gestisce al 98%+ . Kuo avverte esplicitamente che salire dal 90% al 98% potrebbe essere "più difficile che andare dallo 0% al 90%" .

TSMC, per riferimento, punta a una resa produttiva del 98% per il suo CoWoS da 5,5 reticoli nel 2026 – una base di partenza significativamente più alta . Questo gap di resa significa che Intel deve risolvere un problema di ramp-up produttivo estremamente complesso per rendere economicamente sostenibile il volume di 3 milioni di unità. Ogni punto percentuale di perdita di resa su un acceleratore AI di alto valore, che costa centinaia o migliaia di dollari, si traduce direttamente in decine di milioni di dollari di ricavi persi.

Intel sta potenziando il suo complesso di packaging avanzato "Project Pelican" in Malesia, che dovrebbe diventare operativo nel 2026 . Ciononostante, raggiungere una produzione multimilionaria ad alta resa per un singolo cliente con una nuova variante tecnologica (EMIB-T) sarebbe senza precedenti per il business di packaging di Intel.

La contraddizione ironica: Intel abbandona EMIB per il suo stesso processore di punta

Forse l'elemento più imbarazzante della scommessa di Google su EMIB-T è questo: il prossimo processore Xeon Diamond Rapids di Intel non userà EMIB. Secondo SemiAnalysis (via LinkedIn), "Intel abbandona EMIB per UCIe in Diamond Rapids… Diamond Rapids userà probabilmente UCIe su substrato per un'interconnessione die-to-die a lungo raggio" . Intel ha mostrato un collegamento die-to-die basato su UCIe all'ISSCC .

Questo crea una netta ironia: Intel sta vendendo EMIB-T a Google come suo cliente esterno di punta, mentre lo abbandona internamente per il suo stesso processore server di punta. La logica è che per chiplet di tipo CPU monolitico, UCIe su substrato standard offre larghezza di banda sufficiente a costi e complessità inferiori – ma dal punto di vista delle relazioni pubbliche, la situazione è imbarazzante.

Intel chiede sostanzialmente al mercato di fidarsi di EMIB per il volume di 3 milioni di unità di Google, mentre il suo stesso team di prodotto di punta ha scelto uno standard di interconnessione diverso. Come ha detto SemiAnalysis, "la 'migliore' tecnologia di packaging di Intel – per tutti tranne che per Intel" .

Nota: I dettagli progettuali di Diamond Rapids provengono da report di analisti di settore e post LinkedIn di SemiAnalysis, che sono credibili ma non conferme ufficiali di Intel .

In sintesi

La scommessa di Google su EMIB-T è un voto di fiducia nel packaging di Intel in un momento in cui la capacità CoWoS è al collasso, e per dimensioni di die molto grandi (~10x reticle) EMIB-T offre vantaggi reali in termini di costi e scalabilità. Ma Intel deve affrontare una ripida scalata di resa (dal 90% al 98%+) e un ramp-up produttivo multimilionario con una tecnologia che non ha mai gestito a questi volumi. La contraddizione per cui Diamond Rapids abbandona EMIB sottolinea come Intel promuova la tecnologia per clienti esterni mentre, per il suo prodotto di punta, si sposta verso uno standard diverso.