Le specifiche comunicate da IBM sono ambiziose:
Queste cifre sono proiezioni di IBM basate su una tecnologia in fase di ricerca, non misurazioni riferite a prodotti commerciali già disponibili.
Nei progetti tradizionali, inclusi i transistor FinFET e le più recenti architetture nanosheet, i componenti vengono soprattutto miniaturizzati e disposti sul piano del chip. NanoStack cambia prospettiva: utilizza nanosheet come elemento di base e li impila verticalmente in tre dimensioni, attraverso tecniche di bonding dei wafer .
L’architettura funziona come una variante dei CFET (complementary field-effect transistor). In pratica, un transistor di tipo n e uno di tipo p vengono collocati uno sopra l’altro invece di essere disposti fianco a fianco. Questo consente di risparmiare spazio sul die e di ridurre la distanza che i segnali elettrici devono percorrere tra i transistor complementari .
IBM descrive NanoStack come un «framework universale» per organizzare i transistor . La disposizione non è però una semplice sovrapposizione: i diversi strati sono sfalsati, una scelta che dovrebbe aiutare a gestire collegamenti, materiali e vincoli termici .
Il miglioramento del 40% nella SRAM potrebbe essere particolarmente rilevante per i carichi di lavoro dell’intelligenza artificiale. La SRAM è una memoria molto veloce integrata vicino ai circuiti di calcolo: una maggiore densità permette di mantenere più dati a portata degli acceleratori, riducendo potenzialmente gli spostamenti di informazioni e il relativo consumo energetico .
IBM stima inoltre che acceleratori AI costruiti con chip a 7 ångström potrebbero arrivare teoricamente a circa 7.000 TOPS, cioè 7.000 mila miliardi di operazioni al secondo, contro circa 1.500 TOPS per gli attuali nodi più avanzati: un incremento di circa 4,7 volte . Anche in questo caso, si tratta di una stima teorica e non della prestazione di un acceleratore commerciale.
IBM chiarisce che NanoStack è ancora allo stadio di ricerca. La società prevede che la produzione commerciale da parte dei partner possa iniziare entro circa cinque anni .
IBM, inoltre, non gestisce proprie fabbriche di semiconduttori per produrre questi chip. Il suo modello prevede di concedere in licenza la tecnologia NanoStack a produttori e fonderie partner, come già avvenuto per altre innovazioni sviluppate nei suoi laboratori . L’azienda ha anche delineato una roadmap di più lungo periodo verso nodi da 0,1 nm, equivalenti a 1 ångström .
Questo significa che tra il prototipo dimostrato in laboratorio e un prodotto fabbricato su larga scala restano ancora da affrontare problemi di resa produttiva, affidabilità, costi e integrazione nelle fabbriche esistenti. Il traguardo dei cinque anni è quindi un obiettivo indicativo, non una data garantita di lancio.
IBM presenta il processo 7A come l’ingresso nell’“era degli ångström”, la fase successiva nella corsa a transistor sempre più piccoli . La novità rafforza il ruolo dell’azienda nella ricerca sui semiconduttori e la colloca, sul piano tecnologico, nel confronto con le grandi fonderie come TSMC, Samsung e Intel .
Il valore dell’annuncio, dunque, non si misura soltanto nei numeri del prototipo. NanoStack propone una possibile strada per continuare a far crescere la densità dei transistor quando la semplice riduzione delle dimensioni diventa sempre più difficile. Come ha dichiarato Huiming Bu, vicepresidente IBM per la ricerca e sviluppo globale nel settore dei semiconduttori: «NanoStack non è una singola innovazione. È una piattaforma per dispositivi che può rendere possibile un altro decennio di scaling. La stiamo preparando per la produzione» .