Un preprint IBM riporta una riduzione fino a 63 volte dell’overhead di campionamento stimato rispetto alla sola PEC: è mitigazione degli errori, non correzione fault tolerant. Le celle criogeniche modulari di IBM puntano a risolvere il collo di bottiglia dei cablaggi e dei collegamenti tra processori; la roadmap ind...
Pubblicato daModificato con GPT-5.6 TerraImmagini generate con GPT Image 2
Research answer

Create a landscape editorial hero image for this Studio Global article: How are IBM and Intel advancing toward commercially viable quantum computing by addressing error correction, hardware architecture, cooling,. Article summary: IBM is pursuing a combined near-term error-mitigation strategy and a scalable superconducting-system architecture; Intel is pursuing silicon-spin qubits and cryogenic control while framing quantum as a specialized accele. Topic tags: general, news, general web, user generated, academic. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks
Il quantum computing commerciale non dipenderà soltanto dal numero di qubit fisici. Per essere utile a un cliente, un sistema dovrà contenere gli errori, ospitare cablaggi e raffreddamento necessari per crescere di scala e, soprattutto, offrire un vantaggio misurabile rispetto alle alternative classiche.
IBM e Intel stanno affrontando lati diversi di questo problema. IBM combina una mitigazione degli errori utilizzabile nel breve periodo con un’architettura superconduttiva modulare; Intel scommette sui qubit di spin al silicio e sul ruolo del processore quantistico come acceleratore in un’infrastruttura ibrida.
La tecnica di IBM, chiamata spacetime probabilistic error cancellation o spacetime PEC, unisce due metodi di gestione dell’errore, senza pretendere di correggere in modo definitivo ogni errore quantistico.
Il primo strato usa un codice nello spazio-tempo: qubit ausiliari e controlli distribuiti tra i qubit e i passaggi temporali del circuito cercano segnali di guasti riconoscibili. Le esecuzioni che non superano tali controlli vengono segnalate ed escluse tramite post-selezione. Successivamente entra in gioco la probabilistic error cancellation (PEC), che stima e compensa statisticamente gli errori residui sfuggiti al rilevamento: campiona versioni modificate del circuito e combina i risultati con pesi statistici.
Il punto cruciale è la distinzione tra mitigazione e correzione degli errori quantistici fault-tolerant. Il metodo può migliorare la stima ottenuta da un processore rumoroso, ma non trasforma i qubit fisici attuali in qubit logici affidabili senza limiti di tempo.
ibm_aachen e il significato del dato «63×»I ricercatori hanno provato il protocollo sul processore superconduttivo IBM ibm_aachen, simulando il modello di Ising in campo trasverso. Il preprint riferisce il recupero della magnetizzazione media, entro l’incertezza statistica, fino a sei passaggi di Trotter e una riduzione dell’overhead di campionamento inferito fino a 63 volte rispetto alla PEC senza post-selezione.
È un risultato rilevante, ma circoscritto. Il valore 63× confronta il costo di campionamento stimato per quell’esperimento: non equivale a un miglioramento di 63 volte del tempo di esecuzione complessivo e non dimostra un vantaggio quantistico general-purpose. La post-selezione scarta necessariamente parte delle misurazioni; inoltre, la PEC richiede un modello del rumore sufficientemente accurato perché la compensazione statistica funzioni. Lo studio è anche un preprint su arXiv, non una dimostrazione sottoposta a revisione paritaria di calcolo fault-tolerant su ampia scala.
In termini pratici, la proposta IBM suggerisce una strada intermedia: eliminare le esecuzioni in cui il guasto è identificabile e concentrare la costosa mitigazione sugli errori rimasti. Questo può ampliare l’insieme dei calcoli utili sulle macchine rumorose di oggi, ma non elimina il bisogno futuro di correzione attiva e qubit logici.
Nei processori quantistici superconduttivi, il raffreddamento non è un dettaglio infrastrutturale: è un vincolo di progetto. Ogni qubit richiede collegamenti di controllo e lettura; all’aumentare dei processori, densità dei cavi e interconnessioni diventano sempre più difficili da gestire nei sistemi criogenici convenzionali.
IBM ha collegato due celle criogeniche a forma di scatola in un unico ambiente operativo, portato sotto i 15 millikelvin. I cavi quantistici attraversano un tunnel con schermatura termica tra i due moduli. Ogni cella usa la consolidata refrigerazione a diluizione, ma la forma rettangolare è progettata per affiancare i moduli e ottenere più spazio per cablaggi e collegamenti chip-to-chip. IBM afferma che l’involucro sotto vuoto di ciascun modulo può offrire fino a 12 volte più spazio per i cablaggi rispetto ai suoi sistemi quantistici più diffusi.
La rilevanza commerciale è nell’architettura: invece di inseguire un singolo processore sempre più grande dentro un unico criostato vincolato, IBM vuole collegare processori tramite interconnessioni corte e protette. Questo potrebbe rendere più semplice aggiungere capacità di elaborazione, riducendo al tempo stesso la complessità di instradamento legata alle connessioni esterne più lunghe.
Il prossimo passo di IBM è installare processori Nighthawk nei sistemi modulari per testare l’architettura. La roadmap prevede almeno 1.000 qubit programmabili distribuiti tra processori collegati entro il 2027 e IBM Quantum Starling, un sistema fault-tolerant pianificato per il 2029. 17
18
Sono obiettivi di roadmap, non capacità già disponibili. Indicano però che IBM considera gestione degli errori, hardware modulare, interconnessioni, cablaggi e criogenia come un unico problema di scalabilità, non come progetti indipendenti.
L’amministratore delegato di Intel, Lip-Bu Tan, descrive i processori quantistici come una terza categoria di hardware che opererà insieme a CPU e GPU in specifiche applicazioni. In questo modello, i processori classici e gli acceleratori gestiscono orchestrazione e calcolo convenzionale; il processore quantistico viene impiegato solo per problemi in cui un algoritmo quantistico possa generare un vantaggio concreto. 5
È una proposta commerciale più limitata rispetto all’idea di sostituire il calcolo convenzionale, e probabilmente più realistica. Un flusso di lavoro quantistico utile dovrà giustificare hardware, software e complessità operativa aggiuntivi di fronte a sistemi HPC e di IA classici in rapido miglioramento.
Tunnel Falls è un processore quantistico a 12 qubit di spin al silicio che Intel ha reso disponibile alla comunità di ricerca. Serve a studiare funzionamento, caratterizzazione, fabbricazione e scalabilità dei qubit con metodi vicini alla produzione dei semiconduttori. Intel lo presenta come un passaggio verso un sistema quantistico commerciale completo, non come un prodotto commerciale in sé.
L’attrattiva strategica dei qubit di spin al silicio è la potenziale fabbricabilità: se la tecnologia maturerà, potrebbe sfruttare tecniche e disciplina di processo sviluppate per i chip convenzionali. Tuttavia, Tunnel Falls resta un dispositivo di scala sperimentale; questa potenzialità deve ancora essere dimostrata alla scala richiesta dalla tolleranza agli errori.
Intel deve risolvere anche il problema del controllo. Horse Ridge II è il suo chip di controllo quantistico criogenico, pensato per integrare più strettamente i qubit con l’elettronica classica che li manipola e ne legge lo stato. Intel identifica il controllo criogenico come un elemento fondamentale del proprio lavoro sui sistemi quantistici; le informazioni sul programma descrivono Horse Ridge II come operativo a circa 4 kelvin.
Portare parte del controllo più vicino all’ambiente criogenico punta a ridurre la dipendenza da grandi fasci di cablaggi che arrivano dalla temperatura ambiente, un possibile collo di bottiglia quando i sistemi cresceranno. Tunnel Falls e Horse Ridge II mostrano quindi un approccio che affronta insieme tecnologia dei qubit e infrastruttura di controllo.
Le tempistiche del settore si stanno addensando verso la fine del decennio. Microsoft afferma che il progetto Majorana 2 sostiene l’obiettivo di macchine quantistiche commercialmente utili entro il 2029; l’azienda riporta per il nuovo sistema una vita media dei qubit di circa 20 secondi. Sono traguardi e dati comunicati dalla società, non la prova che esista già una macchina fault-tolerant distribuita commercialmente. 2
9
Peter DeSantis di Amazon ha indicato una previsione più prudente: i primi computer quantistici piccoli, ma commercialmente utili, potrebbero arrivare tra cinque e sette anni. 6 Questa finestra porta ai primi anni 2030 e mette in evidenza la differenza tra un traguardo hardware e un valore economico ripetibile.
L’attenzione di Intel alla correzione degli errori, alle applicazioni e alla domanda «chi pagherà?» identifica il vuoto commerciale centrale. Più qubit, criogenia migliore e minore overhead di mitigazione sono progressi necessari, ma nessuno di essi dimostra da solo l’esistenza di una domanda. Il test decisivo sarà verificare se un flusso di lavoro ibrido CPU-GPU-quantum possa offrire a un cliente un vantaggio economico dimostrabile su un problema che i sistemi classici non riescono a risolvere altrettanto efficacemente.
Per ora, la spacetime PEC e la criogenia modulare di IBM, così come il lavoro di Intel su qubit di spin al silicio e hardware di controllo, sono passi ingegneristici sostanziali. Vanno letti come tentativi di rendere possibile un quantum computing utile, non come la prova che il quantum computing ampiamente sostenibile sul piano commerciale sia già arrivato.
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Un preprint IBM riporta una riduzione fino a 63 volte dell’overhead di campionamento stimato rispetto alla sola PEC: è mitigazione degli errori, non correzione fault tolerant.
Un preprint IBM riporta una riduzione fino a 63 volte dell’overhead di campionamento stimato rispetto alla sola PEC: è mitigazione degli errori, non correzione fault tolerant. Le celle criogeniche modulari di IBM puntano a risolvere il collo di bottiglia dei cablaggi e dei collegamenti tra processori; la roadmap indica almeno 1.000 qubit programmabili entro il 2027 e Starling nel 2029.
Intel immagina il quantum come acceleratore specializzato accanto a CPU e GPU. Tunnel Falls e Horse Ridge II affrontano rispettivamente qubit al silicio e controllo criogenico, ma il mercato resta da dimostrare.
Un preprint IBM riporta una riduzione fino a 63 volte dell’overhead di campionamento stimato rispetto alla sola PEC: è mitigazione degli errori, non correzione fault tolerant. Le celle criogeniche modulari di IBM puntano a risolvere il collo di bottiglia dei cablaggi e dei collegamenti tra processori; la roadmap ind...
Pubblicato daModificato con GPT-5.6 TerraImmagini generate con GPT Image 2
Research answer

Create a landscape editorial hero image for this Studio Global article: How are IBM and Intel advancing toward commercially viable quantum computing by addressing error correction, hardware architecture, cooling,. Article summary: IBM is pursuing a combined near-term error-mitigation strategy and a scalable superconducting-system architecture; Intel is pursuing silicon-spin qubits and cryogenic control while framing quantum as a specialized accele. Topic tags: general, news, general web, user generated, academic. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks
Il quantum computing commerciale non dipenderà soltanto dal numero di qubit fisici. Per essere utile a un cliente, un sistema dovrà contenere gli errori, ospitare cablaggi e raffreddamento necessari per crescere di scala e, soprattutto, offrire un vantaggio misurabile rispetto alle alternative classiche.
IBM e Intel stanno affrontando lati diversi di questo problema. IBM combina una mitigazione degli errori utilizzabile nel breve periodo con un’architettura superconduttiva modulare; Intel scommette sui qubit di spin al silicio e sul ruolo del processore quantistico come acceleratore in un’infrastruttura ibrida.
La tecnica di IBM, chiamata spacetime probabilistic error cancellation o spacetime PEC, unisce due metodi di gestione dell’errore, senza pretendere di correggere in modo definitivo ogni errore quantistico.
Il primo strato usa un codice nello spazio-tempo: qubit ausiliari e controlli distribuiti tra i qubit e i passaggi temporali del circuito cercano segnali di guasti riconoscibili. Le esecuzioni che non superano tali controlli vengono segnalate ed escluse tramite post-selezione. Successivamente entra in gioco la probabilistic error cancellation (PEC), che stima e compensa statisticamente gli errori residui sfuggiti al rilevamento: campiona versioni modificate del circuito e combina i risultati con pesi statistici.
Il punto cruciale è la distinzione tra mitigazione e correzione degli errori quantistici fault-tolerant. Il metodo può migliorare la stima ottenuta da un processore rumoroso, ma non trasforma i qubit fisici attuali in qubit logici affidabili senza limiti di tempo.
ibm_aachen e il significato del dato «63×»I ricercatori hanno provato il protocollo sul processore superconduttivo IBM ibm_aachen, simulando il modello di Ising in campo trasverso. Il preprint riferisce il recupero della magnetizzazione media, entro l’incertezza statistica, fino a sei passaggi di Trotter e una riduzione dell’overhead di campionamento inferito fino a 63 volte rispetto alla PEC senza post-selezione.
È un risultato rilevante, ma circoscritto. Il valore 63× confronta il costo di campionamento stimato per quell’esperimento: non equivale a un miglioramento di 63 volte del tempo di esecuzione complessivo e non dimostra un vantaggio quantistico general-purpose. La post-selezione scarta necessariamente parte delle misurazioni; inoltre, la PEC richiede un modello del rumore sufficientemente accurato perché la compensazione statistica funzioni. Lo studio è anche un preprint su arXiv, non una dimostrazione sottoposta a revisione paritaria di calcolo fault-tolerant su ampia scala.
In termini pratici, la proposta IBM suggerisce una strada intermedia: eliminare le esecuzioni in cui il guasto è identificabile e concentrare la costosa mitigazione sugli errori rimasti. Questo può ampliare l’insieme dei calcoli utili sulle macchine rumorose di oggi, ma non elimina il bisogno futuro di correzione attiva e qubit logici.
Nei processori quantistici superconduttivi, il raffreddamento non è un dettaglio infrastrutturale: è un vincolo di progetto. Ogni qubit richiede collegamenti di controllo e lettura; all’aumentare dei processori, densità dei cavi e interconnessioni diventano sempre più difficili da gestire nei sistemi criogenici convenzionali.
IBM ha collegato due celle criogeniche a forma di scatola in un unico ambiente operativo, portato sotto i 15 millikelvin. I cavi quantistici attraversano un tunnel con schermatura termica tra i due moduli. Ogni cella usa la consolidata refrigerazione a diluizione, ma la forma rettangolare è progettata per affiancare i moduli e ottenere più spazio per cablaggi e collegamenti chip-to-chip. IBM afferma che l’involucro sotto vuoto di ciascun modulo può offrire fino a 12 volte più spazio per i cablaggi rispetto ai suoi sistemi quantistici più diffusi.
La rilevanza commerciale è nell’architettura: invece di inseguire un singolo processore sempre più grande dentro un unico criostato vincolato, IBM vuole collegare processori tramite interconnessioni corte e protette. Questo potrebbe rendere più semplice aggiungere capacità di elaborazione, riducendo al tempo stesso la complessità di instradamento legata alle connessioni esterne più lunghe.
Il prossimo passo di IBM è installare processori Nighthawk nei sistemi modulari per testare l’architettura. La roadmap prevede almeno 1.000 qubit programmabili distribuiti tra processori collegati entro il 2027 e IBM Quantum Starling, un sistema fault-tolerant pianificato per il 2029. 17
18
Sono obiettivi di roadmap, non capacità già disponibili. Indicano però che IBM considera gestione degli errori, hardware modulare, interconnessioni, cablaggi e criogenia come un unico problema di scalabilità, non come progetti indipendenti.
L’amministratore delegato di Intel, Lip-Bu Tan, descrive i processori quantistici come una terza categoria di hardware che opererà insieme a CPU e GPU in specifiche applicazioni. In questo modello, i processori classici e gli acceleratori gestiscono orchestrazione e calcolo convenzionale; il processore quantistico viene impiegato solo per problemi in cui un algoritmo quantistico possa generare un vantaggio concreto. 5
È una proposta commerciale più limitata rispetto all’idea di sostituire il calcolo convenzionale, e probabilmente più realistica. Un flusso di lavoro quantistico utile dovrà giustificare hardware, software e complessità operativa aggiuntivi di fronte a sistemi HPC e di IA classici in rapido miglioramento.
Tunnel Falls è un processore quantistico a 12 qubit di spin al silicio che Intel ha reso disponibile alla comunità di ricerca. Serve a studiare funzionamento, caratterizzazione, fabbricazione e scalabilità dei qubit con metodi vicini alla produzione dei semiconduttori. Intel lo presenta come un passaggio verso un sistema quantistico commerciale completo, non come un prodotto commerciale in sé.
L’attrattiva strategica dei qubit di spin al silicio è la potenziale fabbricabilità: se la tecnologia maturerà, potrebbe sfruttare tecniche e disciplina di processo sviluppate per i chip convenzionali. Tuttavia, Tunnel Falls resta un dispositivo di scala sperimentale; questa potenzialità deve ancora essere dimostrata alla scala richiesta dalla tolleranza agli errori.
Intel deve risolvere anche il problema del controllo. Horse Ridge II è il suo chip di controllo quantistico criogenico, pensato per integrare più strettamente i qubit con l’elettronica classica che li manipola e ne legge lo stato. Intel identifica il controllo criogenico come un elemento fondamentale del proprio lavoro sui sistemi quantistici; le informazioni sul programma descrivono Horse Ridge II come operativo a circa 4 kelvin.
Portare parte del controllo più vicino all’ambiente criogenico punta a ridurre la dipendenza da grandi fasci di cablaggi che arrivano dalla temperatura ambiente, un possibile collo di bottiglia quando i sistemi cresceranno. Tunnel Falls e Horse Ridge II mostrano quindi un approccio che affronta insieme tecnologia dei qubit e infrastruttura di controllo.
Le tempistiche del settore si stanno addensando verso la fine del decennio. Microsoft afferma che il progetto Majorana 2 sostiene l’obiettivo di macchine quantistiche commercialmente utili entro il 2029; l’azienda riporta per il nuovo sistema una vita media dei qubit di circa 20 secondi. Sono traguardi e dati comunicati dalla società, non la prova che esista già una macchina fault-tolerant distribuita commercialmente. 2
9
Peter DeSantis di Amazon ha indicato una previsione più prudente: i primi computer quantistici piccoli, ma commercialmente utili, potrebbero arrivare tra cinque e sette anni. 6 Questa finestra porta ai primi anni 2030 e mette in evidenza la differenza tra un traguardo hardware e un valore economico ripetibile.
L’attenzione di Intel alla correzione degli errori, alle applicazioni e alla domanda «chi pagherà?» identifica il vuoto commerciale centrale. Più qubit, criogenia migliore e minore overhead di mitigazione sono progressi necessari, ma nessuno di essi dimostra da solo l’esistenza di una domanda. Il test decisivo sarà verificare se un flusso di lavoro ibrido CPU-GPU-quantum possa offrire a un cliente un vantaggio economico dimostrabile su un problema che i sistemi classici non riescono a risolvere altrettanto efficacemente.
Per ora, la spacetime PEC e la criogenia modulare di IBM, così come il lavoro di Intel su qubit di spin al silicio e hardware di controllo, sono passi ingegneristici sostanziali. Vanno letti come tentativi di rendere possibile un quantum computing utile, non come la prova che il quantum computing ampiamente sostenibile sul piano commerciale sia già arrivato.
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Un preprint IBM riporta una riduzione fino a 63 volte dell’overhead di campionamento stimato rispetto alla sola PEC: è mitigazione degli errori, non correzione fault tolerant.
Un preprint IBM riporta una riduzione fino a 63 volte dell’overhead di campionamento stimato rispetto alla sola PEC: è mitigazione degli errori, non correzione fault tolerant. Le celle criogeniche modulari di IBM puntano a risolvere il collo di bottiglia dei cablaggi e dei collegamenti tra processori; la roadmap indica almeno 1.000 qubit programmabili entro il 2027 e Starling nel 2029.
Intel immagina il quantum come acceleratore specializzato accanto a CPU e GPU. Tunnel Falls e Horse Ridge II affrontano rispettivamente qubit al silicio e controllo criogenico, ma il mercato resta da dimostrare.