Huawei punta sulla velocità: la strategia Tau può cambiare il modo di far crescere le prestazioni dei chip?

Huawei non sta cercando semplicemente una scorciatoia per aggirare i limiti della fisica dei semiconduttori. Sta provando a spostare il punto in cui cercare i miglioramenti: dalla sola miniaturizzazione dei transistor alla velocità con cui le informazioni attraversano chip, memoria e sistemi di calcolo.

L’azienda chiama questo approccio Tau (τ) Scaling Law e indica in LogicFolding una delle tecniche con cui intende applicarlo.

La strategia potrebbe permettere alla Cina di ottenere più valore dai chip realizzati in condizioni di accesso limitato alle tecnologie di litografia più avanzate. Ma è importante non confondere una nuova direzione progettuale con la prova di aver raggiunto i processi produttivi di punta: le dichiarazioni più ambiziose di Huawei sulla densità dei transistor non sono state validate in modo indipendente.

Dalla miniaturizzazione alla riduzione dei tempi

Per decenni, il progresso dei semiconduttori è stato associato soprattutto alla scaling geometrica: transistor più piccoli, una maggiore densità per unità di superficie e consumi o prestazioni migliori a ogni nuova generazione produttiva.

La proposta Tau cambia la domanda principale. Non si chiede soltanto quanto possa essere piccolo un transistor, ma quanto rapidamente possano muoversi i dati attraverso il chip e l’intero sistema informatico.

È una distinzione rilevante perché il calcolo non dipende dal solo transistor. I segnali devono attraversare anche cablaggi, memorie, package, collegamenti tra chip e reti di comunicazione. I ritardi in questi percorsi possono ridurre i vantaggi ottenuti aggiungendo altra logica o aumentando la capacità di elaborazione. Huawei sostiene che il Tau Scaling serva a diminuire questi ritardi a più livelli dello stack tecnologico.

La miniaturizzazione, quindi, non diventa irrilevante. Cambia piuttosto l’equilibrio tra densità dei transistor, disposizione dei circuiti, progettazione delle interconnessioni e architettura complessiva.

Che cosa dovrebbe fare LogicFolding

LogicFolding è la tecnica di progettazione proposta da Huawei per aumentare la densità logica effettiva senza dipendere esclusivamente da un nodo produttivo più avanzato. Secondo l’azienda, il metodo consente di organizzare circuiti logici, analogici e di memoria in strutture più integrate e potenzialmente sovrapposte, riducendo al tempo stesso la lunghezza dei collegamenti interni.

Il primo chip Kirin per smartphone progettato secondo il framework Tau e dotato di LogicFolding dovrebbe essere presentato a settembre 2026. Sarà il primo vero banco di prova per capire se l’architettura produrrà vantaggi misurabili in un prodotto destinato al mercato di massa.

Huawei ha inoltre indicato per il 2031 l’obiettivo di realizzare chip di fascia alta con una densità di transistor equivalente a quella di un processo da 1,4 nanometri. Si tratta però di un obiettivo dichiarato dall’azienda, non di un risultato produttivo confermato da verifiche indipendenti. Reuters ha riferito che Huawei non ha fornito dati indipendenti sulle prestazioni a sostegno della previsione.

Nell’intelligenza artificiale conta il sistema intero

La strategia Tau diventa particolarmente importante nell’intelligenza artificiale, dove le prestazioni dipendono dal trasferimento di enormi quantità di dati tra processori, memoria e altri componenti.

Un gruppo di acceleratori singolarmente meno potenti può comunque essere utile se i chip comunicano in modo efficiente e se software e infrastruttura riescono a fornire loro dati con continuità. Per questo diventano decisive diverse componenti:

• Interconnessioni: i collegamenti tra chip devono offrire ampia banda e bassa latenza.
• Memoria: capacità o larghezza di banda insufficienti possono lasciare inattive le risorse di calcolo.
• Packaging: la disposizione fisica di logica, memoria e connessioni incide su velocità, calore e producibilità.
• Software: compilatori, framework e sistemi di scheduling determinano quanto efficacemente i carichi di lavoro utilizzano un cluster distribuito.
• Infrastruttura: alimentazione, raffreddamento e integrazione del sistema possono limitare le prestazioni complessive.

L’ottimizzazione a livello di sistema, tuttavia, non elimina i colli di bottiglia: li sposta. Un circuito più rapido non può compensare indefinitamente memoria, rete, software o resa produttiva inadeguati. Reuters ha riportato inoltre l’incertezza degli esperti sulla natura di vera svolta dell’approccio Huawei, sottolineando che sarebbero necessari anche nuovi strumenti di progettazione e competenze ingegneristiche più ampie.

La “pagoda di 18 piani” contro la “torta” di Jensen Huang

Lo scienziato di Huawei Liao Heng ha descritto la filiera dell’intelligenza artificiale come una “pagoda di 18 piani”. La metafora rappresenta l’AI come una struttura alta e interconnessa, in cui molti livelli devono funzionare insieme: progettazione e produzione dei chip sono soltanto una parte dell’insieme.

L’idea ricorda il modello della “torta a cinque strati” utilizzato da Jensen Huang, amministratore delegato di Nvidia, per descrivere l’industria dell’AI. Il suo schema raggruppa grandi livelli come energia, chip, infrastruttura e sistemi, modelli e software, applicazioni. La versione di Huawei è più dettagliata e insiste in modo particolare sullo sviluppo coordinato di capacità nazionali lungo tutta la filiera.

Il messaggio di fondo è simile: la leadership nell’AI non dipende da un processore isolato. Nasce dall’interazione tra hardware, reti, data center, software e applicazioni.

Il principio dell’anello più debole

Il modo più concreto per valutare le promesse di Huawei è applicare il principio dell’anello più debole. Una piattaforma AI sarà limitata dal livello che funziona peggio.

Un chip molto denso può offrire un vantaggio minimo se la memoria non riesce ad alimentarlo, le interconnessioni non collegano efficacemente gli acceleratori, il software non sa distribuire i carichi, oppure le fabbriche non riescono a produrre i chip con una resa accettabile.

In questa prospettiva, Tau Scaling e LogicFolding sono soprattutto leve architetturali, non sostituti di un ecosistema completo. Il loro successo richiederebbe progressi simultanei nella progettazione dei chip, nella produzione delle memorie, negli strumenti EDA — i software per l’automazione della progettazione elettronica — nei framework AI, nella manifattura e nell’integrazione dei sistemi. Un’analisi di China Daily descrive proprio questo ecosistema più ampio, che comprende progettazione dei semiconduttori, produzione di memoria, framework per l’intelligenza artificiale e integrazione dei sistemi.

Per lo stesso motivo, il confronto con Nvidia non può ridursi alla densità dei transistor. Il vantaggio di Nvidia include anche la piattaforma software e lo stack di sistema, mentre Huawei cerca di costruire una capacità nazionale coordinata in un contesto in cui l’accesso ad alcuni componenti e strumenti stranieri è limitato.

L’effetto dei controlli sulle esportazioni nel mercato cinese

I controlli statunitensi sulle esportazioni hanno accelerato la ricerca di alternative nazionali, ma i dati disponibili per il 2025 mostrano una sostituzione parziale, non la scomparsa di Nvidia dal mercato cinese.

Secondo i dati IDC esaminati da Reuters, Nvidia ha spedito in Cina circa 2,2 milioni di acceleratori AI nel 2025, pari al 55% del mercato cinese degli acceleratori per server AI. I produttori cinesi, considerati nel loro insieme, hanno raggiunto circa il 41%. Huawei è risultata il principale fornitore nazionale.

Il dato relativo alla singola Huawei è meno uniforme nei diversi resoconti disponibili. Un articolo che cita gli stessi dati generali indica 812.000 acceleratori spediti, pari al 20,3% del mercato complessivo. Altri riepiloghi descrivono Huawei come responsabile di circa la metà delle spedizioni dei marchi nazionali.

Le cifre potrebbero riflettere definizioni differenti del prodotto o del mercato. La conclusione più prudente è quindi che Huawei guidasse il gruppo dei produttori cinesi, non che detenesse individualmente l’intero 41% attribuito alle aziende nazionali.

La distinzione è importante: i controlli sulle esportazioni hanno aperto spazio a Huawei e agli altri produttori cinesi, ma il mercato resta competitivo. Nei dati IDC riportati, Nvidia era ancora il principale fornitore singolo nel 2025.

Il test decisivo arriverà a settembre 2026

Il lancio del nuovo Kirin previsto per settembre 2026 sarà il primo appuntamento concreto per Tau Scaling e LogicFolding. Le valutazioni indipendenti dovranno distinguere tra l’equivalenza dichiarata della densità dei transistor e risultati misurabili come prestazioni, efficienza energetica, temperatura, resa produttiva e compatibilità con il software.

La prova più ampia sarà capire se Huawei riuscirà a trasformare un’idea a livello di circuito in un vantaggio ripetibile per smartphone, acceleratori AI e cluster di data center.

Se ci riuscirà, potrebbe dimostrare che una parte significativa dei miglioramenti applicativi può arrivare dall’ottimizzazione del movimento dei dati e dal coordinamento tra componenti, anche quando l’accesso alla litografia più avanzata è limitato. Se invece i risultati non saranno all’altezza delle promesse, Tau potrebbe rimanere un utile quadro progettuale, senza diventare un’alternativa alla tradizionale evoluzione dei processi produttivi.

La lettura più solida, per ora, è prudente: Huawei sta cercando di estrarre più prestazioni dall’architettura dei circuiti, dalle interconnessioni e dai sistemi composti da molti chip. Non ha dimostrato che i transistor più piccoli non contino più, né che le sue previsioni sulla densità siano già state confermate. La competizione si sta però spostando verso l’intera catena dell’innovazione — e verso l’azienda capace di impedire che uno qualsiasi dei suoi livelli diventi l’anello più debole.