L'inarrestabile corsa di TSMC: ricavi da record, la promessa sui prezzi del CEO e la rivoluzione del packaging CoPoS

Nei primi cinque mesi del 2026, i ricavi cumulativi hanno totalizzato 1.961,80 miliardi di NT$, circa 62 miliardi di dollari, con un balzo del 30,0% rispetto allo stesso periodo del 2025 . Gli analisti prevedevano un aumento del 35% nelle vendite del secondo trimestre, e il fatturato combinato di aprile e maggio stava già registrando una crescita di circa il 24%, preparando il terreno per un altro trimestre da primato .

I risultati confermano che la corsa globale delle aziende per costruire infrastrutture IA rimane un potente e persistente volano per il più grande produttore di chip a contratto del mondo .

L'avvertimento del CEO: "Possiamo produrre solo fino a un certo punto"

Durante l'assemblea annuale degli azionisti a Hsinchu, il 4 giugno 2026, il Presidente e CEO C.C. Wei ha offerto una previsione che fa riflettere, nonostante i brillanti risultati finanziari. Ha avvertito che l'offerta globale di chip di TSMC non riuscirà a soddisfare la domanda alimentata dall'IA per "molto, molto tempo", e che la capacità produttiva, non solo gli ordini, rappresenta il collo di bottiglia principale .

"Stiamo lavorando sodo, ma la domanda è alta e possiamo produrre solo fino a un certo punto", ha dichiarato Wei agli azionisti, confermando che la capacità per i nodi avanzati è di fatto esaurita e che la domanda supera di circa il 25-30% quanto TSMC può attualmente realizzare . Questa carenza strutturale è destinata a persistere anche con l'entrata in funzione di nuova capacità produttiva negli Stati Uniti nei prossimi anni .

Strategia di prezzo: disciplina prima dell'avidità

Wei ha tracciato una linea netta tra l'approccio di TSMC e gli aggressivi picchi di prezzo osservati nell'industria dei chip di memoria. Ha esplicitamente escluso di imporre lo stesso tipo di aumenti improvvisi e volatili, inquadrando la decisione come un impegno verso relazioni a lungo termine con i clienti .

"Non è sostenibile. Siamo concentrati sul costruire fiducia nel lungo periodo", ha detto Wei, distinguendo il modello di TSMC dalle logiche da mercato spot .

Tuttavia, ciò non significa che i prezzi resteranno fermi. Quando gli è stato chiesto direttamente se desiderasse alzare i prezzi, Wei ha risposto: "Mi piacerebbe farlo... dobbiamo comunque fare profitti", indicando che aggiustamenti graduali sono all'orizzonte . Le indiscrezioni suggeriscono che TSMC stia pianificando aumenti di prezzo del 5-10% per i suoi nodi di processo avanzati nel 2026, spinti da pressioni inflazionistiche su materiali, attrezzature e costi di produzione .

Il messaggio è chiaro: i prezzi di TSMC aumenteranno in modo costante e prevedibile, non bruscamente — un segnale cruciale per l'intera filiera dell'elettronica.

Il prossimo grande balzo: dentro la tecnologia di packaging CoPoS

Oltre alla crisi immediata della capacità, TSMC sta preparando un cambiamento fondamentale nel modo in cui vengono assemblati i chip IA più potenti. La sua tecnologia di packaging avanzato di nuova generazione, chiamata CoPoS (Chip-on-Panel-on-Substrate) , è su un percorso accelerato verso la produzione di massa nella seconda metà del 2028, secondo l'eminente analista Ming-Chi Kuo e numerosi report di settore .

Cos'è il CoPoS?

CoPoS è una soluzione di packaging a livello di pannello (FOPLP, Fan-Out Panel-Level Packaging) che segna un distacco radicale dal tradizionale wafer circolare di silicio da 300 mm, standard industriale da decenni. Utilizza invece pannelli rettangolari di grandi dimensioni — tipicamente 310 mm × 310 mm nella fase attuale — per assemblare i chip .

L'architettura tecnica prevede un substrato con nucleo in vetro e strati di build-up in pellicola ABF (Ajinomoto Build-up Film) su entrambi i lati. I chip sono posizionati sulla superficie di questi strati e le interconnessioni sono gestite da uno strato di ridistribuzione (RDL) sul lato chip e dagli strati ABF stessi . Questo design permette di creare pacchetti enormi e complessi, fisicamente impossibili con l'attuale tecnologia CoWoS (Chip on Wafer on Substrate).

Perché è cruciale per l'IA

Il passaggio dai wafer circolari ai pannelli quadrati risolve un collo di bottiglia manifatturiero per la prossima generazione di acceleratori IA. Un wafer rotondo da 300 mm ha un tasso di utilizzo dell'area di circa il 57%. Un pannello quadrato da 310 mm × 310 mm spinge l'utilizzo oltre l'87%, garantendo oltre cinque volte l'area utilizzabile .

Questo ha un impatto drammatico sulla produttività. Per un chip di grandi dimensioni come la GPU Nvidia classe B200, un substrato CoWoS standard potrebbe produrre circa 4 unità. Lo stesso spazio su un pannello CoPoS può generare tra 9 e 16 unità, migliorando radicalmente l'economia della produzione .

CoPoS è esplicitamente progettato per pacchetti ultra-grandi che superano di 9,5 volte la dimensione standard del fotomaschero (reticle) — sistemi eterogenei così grandi che semplicemente non possono essere costruiti con gli strumenti odierni . Questi sono il tipo di chip necessari per i modelli di IA del prossimo decennio.

Obiettivo: la GPU IA Feynman di Nvidia

Numerosi report, inclusi quelli di Ming-Chi Kuo, indicano l'architettura Feynman, la prossima generazione di GPU IA di Nvidia, come il probabile prodotto di debutto per CoPoS . Mentre le prime indiscrezioni menzionavano i chip di nuova generazione di Intel, il consenso attuale identifica fermamente Nvidia come cliente principale .

Si prevede che Nvidia abbinerà l'architettura Feynman con il nodo di processo avanzato A16 di TSMC, la cui produzione di massa è prevista per la seconda metà del 2026, per un lancio del chip atteso nel 2028 . Assicurandosi un accesso anticipato sia al processo A16 che al nuovo packaging CoPoS, Nvidia sta creando un fossato competitivo pluriennale nell'hardware per l'IA .

Una roadmap di produzione globale

La tempistica di sviluppo è già in moto, con sforzi paralleli a Taiwan e negli Stati Uniti:

• Linea pilota (Taiwan): La linea pilota CoPoS di TSMC è in fase di allestimento presso lo stabilimento di Longtan, gestito dalla controllata VisEra. Le consegne delle attrezzature ai team di R&D sono iniziate a febbraio 2026 e il completamento della linea pilota è previsto per giugno 2026 . La produzione di prova è attesa tra fine 2026 e inizio 2027, seguita dalla validazione del processo nel 2028 .
• Produzione di volumi (Taiwan): La produzione di massa presso il nuovo stabilimento TSMC di Chiayi è programmata per un'accelerazione tra la seconda metà del 2028 e il 2029 .
• Espansione negli USA: TSMC sta pianificando un impianto di packaging CoPoS dedicato in Arizona, con la pre-produzione prevista per la fine del 2027 e la produzione di volumi nel 2029. Questo segna una svolta strategica per mettere in sicurezza l'intero stack di calcolo per l'IA su suolo americano .

Rilevanza strategica

CoPoS non è solo una misura per ridurre i costi; è un'arma strategica, sia difensiva che offensiva. Estende la schiacciante leadership di TSMC nel packaging avanzato. Kuo stima che questo vantaggio competitivo rimarrà visibile fino al 2032 circa . Per l'industria dell'IA, sbloccherà una nuova classe di acceleratori fisicamente più grandi e potenti, superando i limiti della tecnologia attuale e mantenendo viva la Legge di Moore nell'era dei modelli di IA su larga scala.