In pratica, il cantiere viene trattato come un sistema da simulare e ottimizzare prima ancora che ogni componente sia installato fisicamente.
Il polo di Taichung, noto internamente come Fab 25, dovrebbe comprendere quattro fabbriche separate dedicate alla produzione di wafer A14 . I lavori procedono, secondo le autorità del parco scientifico, più rapidamente del previsto.
| Tappa | Data |
|---|---|
| Presentazione della domanda per la concessione dei terreni | 17 ottobre 2025 |
| Ottenimento di tre permessi di costruzione | 30 ottobre 2025 |
| Avvio della posa delle fondazioni | 5 novembre 2025 |
| Completamento previsto del primo edificio | Prima di aprile 2027, in anticipo sul programma |
| Produzione pilota o di qualifica | Fine 2027 |
| Produzione di massa | Seconda metà del 2028 |
Il 29 luglio 2026 il direttore dell’amministrazione del CTSP ha confermato che la costruzione è in anticipo rispetto alla tabella di marcia originale . Alcune stime di filiera ipotizzano che la produzione pilota possa iniziare già all’inizio del terzo trimestre del 2027, se il ritmo attuale dovesse proseguire .
L’investimento iniziale per la prima fase è stimato in 48,5-49 miliardi di dollari — circa 1.600 miliardi di nuovi dollari taiwanesi — e comprende terreni, edifici e le prime apparecchiature produttive .
Quando il polo sarà completato con tutte e quattro le fabbriche, il valore complessivo del progetto potrebbe superare i 2.000 miliardi di nuovi dollari taiwanesi, equivalenti a oltre 60 miliardi di dollari .
Il piano non prevede inizialmente l’impiego degli strumenti di litografia High-NA EUV di nuova generazione di ASML, il cui costo si aggira sui 400 milioni di dollari ciascuno. Questa scelta può contenere una parte dei costi iniziali, pur senza ridurre la complessità complessiva dell’impianto .
Presentato da TSMC al North American Technology Symposium del 2025 e ribadito negli aggiornamenti del 2026, A14 rappresenta una transizione completa di nodo rispetto al processo N2 . I vantaggi dichiarati sono:
La tecnologia utilizza transistor nanosheet gate-all-around (GAA) di seconda generazione. In questa architettura il canale del transistor è controllato da più lati, un approccio pensato per migliorare il controllo elettrico mentre le dimensioni dei componenti continuano a ridursi.
Una variante con alimentazione elettrica dal retro del die, chiamata A14P, dovrebbe arrivare più avanti nel ciclo di vita del nodo .
Il dato più sorprendente riguarda il costo di produzione. Le stime di analisti e fonti della filiera indicano un prezzo di circa 45.000 dollari per un wafer da 300 mm, il formato standard utilizzato per i chip avanzati .
La cifra sarebbe superiore di circa il 50% rispetto ai 30.000 dollari stimati per i wafer prodotti con il processo N2. TSMC, tuttavia, non pubblica ufficialmente i propri prezzi: si tratta quindi di stime, non di un listino confermato .
A questo livello, i wafer A14 rientrerebbero tra i prodotti in silicio fabbricati su larga scala più costosi di sempre. Il prezzo potrebbe restringere l’accesso alla tecnologia ai clienti con i maggiori volumi e budget, soprattutto nei settori dell’AI e dei data center .
TSMC non ha diffuso una lista ufficiale di clienti confermati. I report dei media e della catena di fornitura indicano però alcuni possibili utilizzatori iniziali:
Nel luglio 2026 la dirigenza di TSMC ha parlato di un “forte interesse da parte dei clienti AI/HPC e smartphone” e ha affermato che lo sviluppo di A14 è “molto più avanti rispetto a N2 nella stessa fase” .
Il punto importante è il livello di certezza: Apple, NVIDIA, AMD e Qualcomm sono nomi riportati da fonti di settore, ma non clienti A14 ufficialmente confermati da TSMC. La tecnologia, intanto, si prepara a entrare nella produzione pilota entro la fine del 2027, con la produzione di massa prevista per la seconda metà del 2028.