Il collo di bottiglia CoWoS di TSMC sta ridisegnando la filiera dei chip AI

Questo trasforma il package in un vero cancello produttivo. Un chip logico può essere già fabbricato, ma non diventare un acceleratore funzionante se non sono disponibili sia la memoria HBM sia uno slot per l’advanced packaging.

Un’analisi di Epoch AI ha stimato che NVIDIA, Google, AMD e Amazon abbiano assorbito insieme oltre il 90% della capacità globale di packaging CoWoS e della fornitura HBM, in valore, nel 2025. Nello stesso periodo rappresentavano circa il 12% della produzione di die logici avanzati. L’asimmetria mostra perché il numero di die prodotti non sia una misura sufficiente dell’offerta effettiva di chip AI.

Con tempi di consegna indicati tra circa 52 e 78 settimane e prenotazioni che si estendono al 2027, il problema ha ormai una dimensione pluriennale. In pratica, vengono favoriti i clienti capaci di bloccare la capacità con largo anticipo, mentre i nuovi entranti rischiano di avere chip pronti ma nessuna linea di packaging disponibile.

TSMC aumenta la capacità, ma la domanda corre più veloce

Le stime di settore collocano la capacità CoWoS di TSMC intorno a 35.000 wafer al mese alla fine del 2024, con un aumento previsto verso 120.000-130.000 wafer mensili entro la fine del 2026. Si tratta di un’espansione considerevole, quasi quadruplicata rispetto al livello di partenza, ma la capacità aggiuntiva viene rapidamente assorbita dalla domanda legata all’AI.

I numeri non sono perfettamente omogenei: alcune stime riguardano soltanto il CoWoS di TSMC, mentre altre includono capacità simili o attività affidate a fornitori esterni. Morgan Stanley, per esempio, ha previsto una domanda globale di packaging CoWoS pari a 2,694 milioni di wafer nel 2027, contro 1,394 milioni nel 2026, e una capacità mensile di TSMC fino a 200.000 wafer entro la fine del 2027.

Sono proiezioni, non dati di produzione già verificati. Indicano però la scala degli investimenti necessari per restare al passo con il mercato.

TSMC sta inoltre esplorando percorsi di più lungo periodo. Un progetto pilota CoPoS, basato su pannelli da 310×310 millimetri, avrebbe come obiettivo l’avvio della produzione di massa tra la fine del 2028 e il 2029. Si tratta quindi di una possibile soluzione futura, non di un rimedio immediato alla scarsità attuale.

Perché gli impianti Intel in Malaysia sono diventati importanti

Secondo report che citano fonti industriali, alcuni ordini di advanced packaging nel backend starebbero arrivando agli impianti Intel in Malaysia perché la capacità CoWoS di TSMC è completamente allocata. Se confermata, l’operazione romperebbe una consuetudine del settore: TSMC potrebbe mantenere il flusso dei wafer nelle fasi iniziali, mentre Intel gestirebbe alcune lavorazioni successive per clienti condivisi.

La notizia non è stata confermata pubblicamente da TSMC o Intel nelle fonti disponibili. Un elemento indiretto è rappresentato dai dati commerciali citati dalla stampa di settore, secondo cui in Malaysia sarebbero arrivati circa 1,3 miliardi di dollari di spedizioni HBM. Il dato è compatibile con l’invio della memoria a un sito di packaging malese, ma non identifica il cliente, il prodotto, il processo utilizzato o i termini contrattuali. Da solo, quindi, non dimostra il trasferimento di uno specifico ordine da TSMC a Intel.

La conclusione più prudente è questa: la Malaysia sta diventando più importante nei flussi dell’advanced packaging e Intel è in una posizione favorevole per acquisire parte del lavoro mentre i clienti cercano capacità al di fuori del sistema TSMC, già interamente prenotato.

EMIB-T è una seconda architettura, non una scorciatoia immediata

L’approccio EMIB di Intel utilizza piccoli ponti di silicio incorporati nel substrato del package, invece di un unico grande interposer di silicio che attraversa l’intera superficie. La struttura può ridurre la quantità di silicio necessaria e migliorare l’economia dei materiali nei progetti composti da più die.

I report di settore indicano per EMIB-T una resa del package vicina al 90% e preventivi di packaging inferiori di circa il 40-50% rispetto all’offerta CoWoS di TSMC. Sono segnali del potenziale commerciale della tecnologia, ma non equivalgono a dati indipendenti e perfettamente comparabili su resa e prezzi.

Il punto critico è il substrato. Unimicron ha descritto EMIB-T come una tecnologia non ancora matura; Unimicron, Ibiden e Shinko Electric puntano, secondo le informazioni disponibili, a una resa iniziale dei substrati intorno al 50% per la produzione di massa prevista alla fine del 2027.

Una resa del package vicina al 90% non basta, dunque. L’intero sistema deve poter contare su una fornitura affidabile di grandi substrati ABF, cioè basati su Ajinomoto Build-up Film, con strutture complesse e livelli di resa sufficientemente elevati.

Intel ha indicato che EMIB-T si sta avvicinando alla produzione ad alto volume per i programmi dei clienti nel 2027. Questo la rende una valida opzione di diversificazione, soprattutto nel medio periodo, ma difficilmente eliminerà subito il vincolo CoWoS dell’intero settore.

CoWoS ed EMIB-T a confronto

I confronti sulle dimensioni massime dei package vanno interpretati con cautela. L’area effettivamente utilizzabile dipende dalla generazione CoWoS, dal progetto del reticolo e dell’interposer, dalla disposizione dei ponti, dal substrato, dal numero di stack HBM e dai limiti termici ed energetici. Dimensioni o conteggi dei reticoli provenienti da roadmap diverse non possono essere trasformati in una semplice classifica uno contro uno.

La distinzione nel breve periodo è più chiara: CoWoS è disponibile oggi, ma razionato; EMIB-T dovrebbe aggiungere una seconda opzione qualificata a partire dal 2027.

Unimicron e ASE diventano anelli strategici

Il collo di bottiglia sta creando opportunità anche per aziende che non sono i due protagonisti principali. Unimicron collabora con Intel e con fornitori giapponesi allo sviluppo dei substrati EMIB-T e sta aumentando la capacità ABF destinata a GPU AI, chip AI personalizzati e sistemi HPC, cioè per il calcolo ad alte prestazioni. La sfida non consiste soltanto nell’installare nuove linee: bisogna portare a livelli industriali la resa di substrati molto grandi e complessi.

ASE, uno dei principali fornitori OSAT (outsourced semiconductor assembly and test), può assorbire attività di assemblaggio e collaudo e beneficiare della domanda trasferita in eccesso. Non è però automaticamente un sostituto diretto del flusso CoWoS integrato di TSMC. Ogni trasferimento dipende dalla qualificazione del cliente, dalla disponibilità di interposer o RDL, dall’integrazione della HBM e dai requisiti di test.

Per questo la risposta dell’industria sta diventando più distribuita. La capacità viene cercata tra fonderie, fornitori OSAT, produttori di substrati, aziende della memoria e fornitori di materiali, invece che su una sola linea di packaging.

Le conseguenze per l’infrastruttura AI

L’effetto più immediato è una disponibilità degli acceleratori più lenta e meno prevedibile. La carenza di HBM o di advanced packaging può ritardare un sistema completo anche quando i die logici sono già pronti. I grandi clienti, con maggiore potere d’acquisto e una pianificazione più lunga, risultano avvantaggiati perché possono prenotare la capacità in anticipo.

Per i gestori dei data center questo può significare ritardi nell’installazione dei cluster per l’addestramento e una maggiore importanza degli accordi di fornitura pluriennali. Per i progettisti di chip, invece, cambiare tecnologia di packaging non significa semplicemente trovare una linea libera: il progetto deve essere nuovamente qualificato attorno a un diverso sistema di interconnessione, a un nuovo substrato, a una diversa configurazione HBM, a soluzioni termiche e a un differente flusso di test.

La pressione si estende anche agli input adiacenti: HBM, substrati ABF, assemblaggio e collaudo, materiali per il packaging e altri componenti correlati. Le fonti disponibili, tuttavia, non dimostrano una carenza quantificata o uno shock generalizzato dei prezzi in specifici settori non legati all’AI. Il dato più solido è un effetto di affollamento all’interno degli ecosistemi del backend dei semiconduttori e della memoria, non una disruption misurata sull’intera economia.

La conclusione

Il vincolo CoWoS di TSMC sta modificando la mappa competitiva dell’hardware AI. Sta spingendo alcune attività di backend verso Intel Malaysia, aumentando il valore strategico di ASE e dei produttori di substrati e rendendo EMIB-T più rilevante come seconda via di packaging.

Le prove disponibili suggeriscono però una lettura prudente, non una storia di sostituzione già compiuta. CoWoS resta il cavallo di battaglia qualificato per la produzione. I vantaggi riportati di EMIB-T in termini di costo e resa del package sono controbilanciati dai problemi ancora aperti sulla resa dei substrati ABF e da una tabella di marcia che punta ai volumi nel 2027.

La filiera dei chip AI si sta quindi diversificando perché è costretta a farlo: non perché esista già, su scala industriale, un rimpiazzo completo dell’ecosistema TSMC.