Intel presenta EMIB T come complemento a TSMC CoWoS: i ponti di silicio localizzati possono ridurre l’uso dell’interposer e supportare package AI/HBM molto grandi, ma la resa dei substrati resta una sfida. MediaTek ha confermato pubblicamente il supporto sia a CoWoS sia a EMIB; Broadcom, Meta, Nvidia e SK hynix risu...
Research answer

Create a landscape editorial hero image for this Studio Global article: How is Intel positioning its EMIB-T advanced chip-packaging technology as an alternative to TSMC’s capacity-constrained CoWoS platform for A. Article summary: Intel is positioning EMIB‑T as a lower-cost, very-large-package alternative—not a wholesale drop-in replacement—for TSMC CoWoS in AI accelerators. Its pitch is localized silicon bridges rather than a package-wide interpo. Topic tags: general, general web, user generated, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts w
Il collo di bottiglia dei chip per l’intelligenza artificiale non riguarda più soltanto i wafer prodotti con i nodi più avanzati o la memoria HBM. Sempre più spesso il limite è il packaging avanzato, cioè la tecnologia che assembla nello stesso package processori, chiplet e memoria ad alta larghezza di banda.
In questo mercato TSMC CoWoS resta la piattaforma di riferimento, ma la sua capacità è fortemente prenotata. Intel cerca di sfruttare questa pressione con EMIB-T, una tecnologia pensata per offrire una seconda strada ai grandi acceleratori AI, soprattutto ASIC personalizzati e progetti in cui dimensioni, costi o diversificazione della fornitura contano quanto la massima densità di interconnessione.
La distinzione è importante: Intel non propone EMIB-T come sostituto universale e immediato di CoWoS. L’obiettivo è costruire una piattaforma complementare, adatta a una parte crescente del mercato dei chip AI.
La famiglia CoWoS di TSMC colloca generalmente sotto i die logici e i moduli HBM uno strato di interconnessione ampio e ad alta densità. CoWoS-S utilizza un interposer completo in silicio, mentre CoWoS-L combina un interposer basato su redistribution layer (RDL) con ponti di silicio locali. Questa architettura ha reso CoWoS una scelta importante per i package con GPU e HBM ad alta larghezza di banda. 33
36
La tecnologia EMIB di Intel segue un’impostazione diversa: piccoli ponti in silicio vengono incorporati nel substrato organico del package soltanto nei punti in cui due die adiacenti devono comunicare con alta densità. EMIB-T aggiunge ai ponti i through-silicon vias, o TSV, che consentono di migliorare il trasferimento verticale di alimentazione e segnali nei package eterogenei più complessi, senza ricorrere a un interposer completo per tutta la superficie. 5
34
35
In termini pratici, il confronto è questo:
Intel ha riportato configurazioni EMIB-T superiori a 120 × 120 millimetri, con oltre nove equivalenti di reticolo di silicio, fino a 12 moduli HBM, quattro chiplet di calcolo ad alta densità e più di 20 ponti. Sono specifiche che collocano la tecnologia nella fascia dei grandi acceleratori AI e dei progetti fortemente dipendenti dalla memoria HBM. 11
32
Le dimensioni, però, non bastano da sole a dimostrare un vantaggio decisivo. Secondo le informazioni disponibili, CoWoS-L supporta oggi package pari a circa 5,5 volte le dimensioni del reticolo, mentre TSMC ha indicato una roadmap che potrebbe superare le 14 volte entro la fine del decennio. L’argomento più forte di EMIB-T non è quindi una leadership incontrastata nelle dimensioni, ma la modularità, il possibile vantaggio economico e la disponibilità di una seconda fonte produttiva. 33
Alcuni report di settore attribuiscono a EMIB-T risparmi potenziali fino al 50% e rese del package vicine al 90%. Questi numeri vanno letti con cautela: sono stime riportate dall’industria, non risultati di produzione indipendenti e confrontabili a parità di condizioni. Inoltre, la resa del substrato viene ancora indicata come uno degli ostacoli principali. 1
6
31
Le informazioni pubbliche distinguono tra un sostenitore confermato e un gruppo più ampio di aziende citate come potenziali clienti o interlocutori.
MediaTek ha dichiarato pubblicamente di supportare sia CoWoS di TSMC sia EMIB di Intel, lasciando ai clienti la scelta tra i due approcci. Reuters ha riferito che l’azienda considera entrambe le tecnologie parte della propria offerta per il silicio personalizzato. 17
Report separati sostengono che MediaTek intenda usare CoWoS ed EMIB-T in parallelo per grandi programmi di ASIC destinati all’AI. La conclusione più solida è che il supporto a entrambe le piattaforme è confermato; la ripartizione produttiva esatta dei singoli programmi resta invece meno chiara. 18
Broadcom e Meta sono state indicate come aziende che starebbero valutando EMIB o un parziale allontanamento da CoWoS, soprattutto per ridurre i costi e diversificare la fornitura. Le informazioni disponibili non dimostrano l’esistenza di un ordine EMIB-T pubblico per produzioni ad alto volume da parte di una delle due società. 18
24
Diversi report collegano i futuri TPU di Google al packaging Intel e sostengono che l’azienda abbia selezionato o ordinato il packaging Intel per una prossima generazione. Altri articoli descrivono invece l’adozione come probabile o attesa, non come un contratto confermato.
Poiché Intel e Google non hanno reso pubblici, nelle fonti esaminate, termini produttivi definitivi, Google va classificata come una prospettiva fortemente accreditata dai report, non come cliente EMIB-T confermato. 19
21
23
Nvidia è stata associata a un possibile interesse per EMIB-T mentre la capacità CoWoS resta limitata. Nelle fonti citate non emerge tuttavia un ordine EMIB-T ad alto volume reso pubblico. Nvidia rimane il principale consumatore riportato della capacità CoWoS di TSMC, e proprio questa posizione le offre un motivo per esplorare altre opzioni, anche se i prodotti di fascia più alta dovessero continuare a usare CoWoS. 18
42
AWS Trainium 3 è stato indicato come potenziale utilizzatore di EMIB-T. Amazon e Intel non hanno però confermato pubblicamente questa informazione nelle fonti esaminate: è quindi più corretto parlare di un programma associato a EMIB-T dai report, non di una produzione annunciata. 21
Secondo alcuni report, SK hynix starebbe testando il packaging 2.5D basato su EMIB con la propria HBM e valutando materiali e fornitori per una possibile produzione futura. Questo indica attività di ricerca, valutazione o collaborazione, ma non dimostra di per sé un impegno definitivo ad acquistare servizi di packaging Intel in grandi volumi. 25
Il quadro complessivo è quindi il seguente:
Le stime degli analisti spiegano perché i progettisti di chip stiano cercando alternative. KGI stima la capacità annuale CoWoS di TSMC in circa 670.000 wafer nel 2025 e 1 milione nel 2026, con Nvidia destinata ad assorbire circa il 65% della capacità TSMC nel 2026. 42
Altre previsioni sono molto più aggressive e indicano circa 1,275 milioni di wafer nel 2026 e 2,31 milioni nel 2027. Una stima della domanda basata su una ricerca Morgan Stanley, citata dalla stampa di settore, porta invece la domanda dei principali clienti a circa 1,384 milioni di wafer nel 2026 e 2,682 milioni nel 2027. Le differenze dipendono dalle definizioni utilizzate, dai tempi di ramp produttivo e dal peso delle diverse varianti CoWoS: si tratta dunque di previsioni, non di totali di mercato definitivi. 16
48
Anche con l’espansione della capacità TSMC, le stime suggeriscono una pressione persistente. Un report prevede che la domanda globale di CoWoS possa avvicinarsi a 1 milione di wafer nel 2026, con Nvidia da sola potenzialmente responsabile di circa il 60% della domanda. Altre stime attribuiscono a Nvidia circa il 50% o più della capacità TSMC fino al 2027. Sono numeri di analisti e operatori del settore, non dati divulgati da TSMC, e le percentuali cambiano a seconda che il confronto riguardi domanda globale, capacità TSMC o una specifica variante CoWoS. 26
42
43
Anche la concentrazione della clientela è rilevante. Una stima sostiene che Nvidia, Google, AMD e Amazon abbiano assorbito insieme oltre il 90% della capacità di packaging CoWoS nel 2025. Se il dato è corretto, gli altri progettisti risultano esposti alle decisioni di allocazione e hanno un incentivo concreto a qualificare un secondo fornitore di packaging avanzato. 44
La spinta alla diversificazione si basa soprattutto su quattro fattori.
Un chip può avere wafer di calcolo e memoria HBM disponibili, ma subire comunque un ritardo se non c’è uno slot di packaging. I report descrivono la capacità CoWoS come fortemente prenotata almeno fino al 2026, trasformando il packaging avanzato in un vincolo produttivo vero e proprio, non in una semplice fase finale di assemblaggio. 45
46
Un’architettura con ponti localizzati può ridurre la quantità di silicio rispetto a un interposer completo. Questo apre la possibilità di diminuire il costo del package, ma il vantaggio dipende dalla complessità del substrato, dalle rese, dai processi di assemblaggio e dal progetto specifico. Il risparmio del 50% riportato da alcune fonti va quindi considerato un obiettivo o una stima industriale, non un risultato garantito per ogni cliente. 6
31
I grandi operatori cloud e altri progettisti stanno sviluppando acceleratori personalizzati con combinazioni diverse di chiplet di calcolo, I/O e HBM. L’approccio a ponti di EMIB-T può risultare interessante quando il package richiede un’ampia superficie e più collegamenti locali ad alta densità, in particolare per ASIC personalizzati e progetti orientati all’inferenza.
CoWoS può invece rimanere preferibile quando il progetto richiede la massima densità uniforme di routing e un’integrazione HBM già consolidata. 36
37
Qualificare Intel offrirebbe ai progettisti un secondo ecosistema di packaging avanzato e ridurrebbe la dipendenza da un’unica piattaforma nella pianificazione della capacità futura. Non significa necessariamente abbandonare TSMC: una strategia a doppia fonte può mantenere CoWoS per alcuni prodotti e destinare altri progetti a EMIB-T.
Intel prevede che i ricavi del packaging avanzato, incluso EMIB-T, inizino a crescere nel secondo semestre del 2027, diventino una componente significativa dei ricavi ricorrenti nel 2028 e raggiungano una scala più completa nel 2029. 3
4
Il direttore finanziario Dave Zinsner ha parlato di possibili accordi per il packaging avanzato dal valore di miliardi di dollari l’anno per singolo cliente. Nomi dei clienti, volumi ed economia dei contratti firmati non sono però stati divulgati integralmente. L’opportunità è quindi considerevole, ma dipende dall’esecuzione: Intel dovrà trasformare l’interesse riportato in design qualificati, ottenere rese affidabili per substrati e package e aumentare la produzione nei tempi previsti. 8
3
Nel breve periodo EMIB-T sembra destinata a essere soprattutto una piattaforma complementare. CoWoS dispone già di una base installata e di esperienza nella produzione ad alto volume di package AI e HBM. EMIB-T offre invece una strada alternativa per i clienti che hanno bisogno di capacità aggiuntiva, package eterogenei molto grandi, costi potenzialmente inferiori o maggiore potere negoziale con i fornitori.
Il test decisivo non sarà la dimostrazione di un package di grandi dimensioni in un documento tecnico. Sarà la capacità di trasformare le valutazioni in produzioni ripetibili e ad alto volume quando inizierà il ramp dei ricavi Intel nel 2027. Fino ad allora, EMIB-T è un’alternativa credibile e una pressione competitiva importante su CoWoS, ma non ancora un sostituto completo.
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Intel presenta EMIB T come complemento a TSMC CoWoS: i ponti di silicio localizzati possono ridurre l’uso dell’interposer e supportare package AI/HBM molto grandi, ma la resa dei substrati resta una sfida.
Intel presenta EMIB T come complemento a TSMC CoWoS: i ponti di silicio localizzati possono ridurre l’uso dell’interposer e supportare package AI/HBM molto grandi, ma la resa dei substrati resta una sfida. MediaTek ha confermato pubblicamente il supporto sia a CoWoS sia a EMIB; Broadcom, Meta, Nvidia e SK hynix risultano interessate o in fase di valutazione, mentre Google e Amazon sono prospettive riportate ma non clien...
Le stime KGI indicano una capacità CoWoS di circa 670.000 wafer nel 2025 e 1 milione nel 2026, con Nvidia al 65% della capacità TSMC prevista per il 2026; Intel prevede il ramp dei ricavi dal secondo semestre 2027.