CXMT avanza nelle DRAM, ma la sfida decisiva è produrre HBM con rese costanti

CXMT sta ampliando la gamma di memorie che è in grado di offrire. Ma avere a catalogo una nuova generazione di chip non equivale a produrla con la stessa resa e gli stessi volumi dei concorrenti. È questa la distinzione da tenere presente nel confronto con i produttori sudcoreani, soprattutto per le HBM, memorie ad alta larghezza di banda realizzate impilando più chip DRAM. 51

Il divario tecnologico, in prospettiva

La Korea Semiconductor Industry Association, l’associazione sudcoreana del settore, stima che la Cina sia indietro di circa tre anni nelle HBM, due nelle DRAM e uno nelle memorie flash NAND. Sono valutazioni generali sullo sviluppo tecnologico: non misurano direttamente volumi, rese produttive o costi equivalenti. Il confronto sulle NAND riguarda soprattutto YMTC; quelli su DRAM e HBM riguardano CXMT. 52

Cosa dimostrano LPDDR6 e G5

CXMT è passata alle DDR5, produce LPDDR5X in volumi e afferma che anche le LPDDR6 sono entrate nella produzione di massa. Ha inoltre annunciato la produzione di massa della piattaforma DRAM G5, che comprende prodotti LPDDR5X da 24 gigabit. Sono progressi nella disponibilità dei prodotti, ma non bastano a stabilire una parità produttiva con Samsung Electronics o SK hynix: CXMT non ha reso note né le rese della piattaforma G5 né la produzione mensile. 20342726

Perché la resa delle HBM pesa di più

In una HBM devono funzionare insieme più chip DRAM sovrapposti. Le connessioni verticali, chiamate through-silicon vias o TSV, richiedono lavorazioni specifiche; anche impilare, allineare e unire i chip può introdurre difetti. Fabbricare i singoli chip, quindi, è solo una parte della prova. 119

Secondo quanto riportato dalla stampa, la resa delle prime produzioni sperimentali HBM3 di CXMT sarebbe intorno al 25%. Una testata sudcoreana cita circa l’80% come riferimento per la produzione di massa, ma nessuno dei due valori va letto come un risultato produttivo divulgato da CXMT o come una soglia valida per ogni HBM. Separatamente, SemiAnalysis ha stimato con un proprio modello una resa complessiva di circa il 25%. Le fonti, inoltre, non concordano sempre nel descrivere il prodotto sperimentale come HBM3 oppure HBM3E. 1337

Il possibile contributo di YMTC

Un rapporto descrive un piano per applicare ai chip DRAM realizzati con il processo G4 di CXMT il know-how di YMTC su XStacking, una tecnica di collegamento ibrido rame-rame. L’idea riguarda un passaggio importante dell’assemblaggio, ma un piano riportato non dimostra che la tecnologia sia stata trasferita, qualificata e capace di migliorare la resa delle HBM finite. Da sola, inoltre, non risolve la formazione dei TSV né tutte le altre possibili cause di scarto nella memoria completa. 101

Il prossimo traguardo verificabile è dunque ottenere con continuità una buona resa di HBM interamente impilate e testate, in volumi commerciali. Le LPDDR mostrano i progressi di CXMT nelle DRAM; la resa riportata per le HBM sperimentali spiega perché raggiungere una generazione di prodotto non significa ancora fabbricarla in modo competitivo. 27133