Intel Siapkan Kemasan Chip AI hingga 24× Reticle: EMIB-T Jadi Kunci

Intel menargetkan teknologi tersebut masuk ke tahap produksi fab pada 2026 . Namun, validasi pada paket 2× reticle tidak berarti seluruh target ukuran yang lebih besar sudah diproduksi secara massal. Sebagian target berikutnya masih berada pada tahap pengembangan, sertifikasi, atau konsep desain.

Mengapa paket superbesar sulit dibuat?

Semakin luas paket, semakin sulit proses underfill, yaitu pengisian material—umumnya berbasis epoksi—di bawah dan di sekitar komponen untuk memperkuat sambungan serta melindunginya dari tekanan mekanis.

Pada paket yang sangat besar, material underfill harus menyebar secara merata melewati area yang luas. Jika alirannya tidak terkendali, dapat muncul rongga atau void. Perbedaan pemuaian antara silikon, jembatan interkoneksi, dan substrat juga dapat memicu retak atau delaminasi.

Intel menggunakan pendekatan distributed mold underfill (DMU) untuk mengatasi persoalan tersebut. Material underfill didistribusikan melalui beberapa zona dispensing, bukan hanya dari satu titik. Dengan cara ini, perusahaan berupaya mengurangi risiko retak, delaminasi, dan rongga pada paket yang ukurannya jauh melampaui satu reticle .

Solusi ini penting karena peta jalan Intel menargetkan paket berukuran lebih dari 12× reticle pada 2028, dengan luas satu paket melampaui 10.000 mm² menurut sejumlah materi perusahaan dan laporan terkait . Intel juga menyebut kemampuan konseptual hingga 24× reticle untuk desain superchip AI masa depan . Angka 24× tersebut adalah target atau konsep pengembangan, bukan klaim bahwa paket 24× sudah menjadi produk produksi massal.

Dari produksi saat ini menuju 24× reticle

Berikut gambaran tahapan yang dipublikasikan Intel dan sumber terkait:

• Produksi saat ini: paket hingga 8× reticle dari fasilitas Rio Rancho .
• Validasi ECTC 2026: paket 2× reticle menggunakan EMIB-T dengan pitch 36/35 µm .
• Pengembangan lanjutan: validasi pitch 36/35 µm diperluas ke paket 4,5× reticle, dengan sertifikasi ditargetkan pada akhir 2026 .
• Target 2028: paket lebih besar dari 12× reticle .
• Target masa depan: hingga 24× reticle untuk akselerator AI berskala ekstrem .

Intel juga mendemonstrasikan substrat kaca 10-2-10 thick-core di NEPCON Japan 2026. Substrat kaca dipandang sebagai salah satu jalur untuk meningkatkan kepadatan interkoneksi dan mempertahankan kestabilan mekanis pada paket berukuran besar. Intel menargetkan produksi massal substrat kaca untuk kemasan chip AI di Rio Rancho .

Menyiapkan daya hingga 25 kW

Paket AI berukuran besar bukan sekadar persoalan menempatkan lebih banyak die dalam satu bidang. Paket tersebut juga memerlukan sistem daya dan termal yang mampu menangani beban jauh lebih tinggi dibandingkan prosesor biasa.

Intel mengembangkan beberapa teknologi yang dirancang bekerja secara bersamaan:

• Penyaluran daya melalui TSV EMIB-T. Jalur vertikal pada EMIB-T dapat membantu mengirim arus lebih besar langsung melalui interkoneksi, termasuk untuk kebutuhan memori kelas HBM4 dan HBM4e .
• Pembuangan panas terdistribusi. Intel mendemonstrasikan arsitektur pelepasan panas yang tersebar di area paket, sebagai alternatif terhadap solusi pendinginan satu titik .
• Pendinginan mikrofluida. Dalam materi ECTC 2026, Intel memaparkan pendekatan pendinginan mikrofluida yang diintegrasikan ke substrat paket untuk menghadapi kepadatan panas sangat tinggi pada chip multi-kilowatt .
• Penyimpanan energi di dalam paket. Teknologi substrat dengan kapasitor terintegrasi dirancang untuk meredam perubahan beban daya secara cepat atau transient pada domain paket 15–25 kW .

Dengan demikian, angka 15–25 kW lebih tepat dipahami sebagai sasaran kemampuan infrastruktur paket yang sedang dikembangkan, bukan bukti bahwa seluruh paket dalam kisaran daya tersebut telah beroperasi sebagai produk komersial. Tantangan sebenarnya adalah memastikan pengiriman daya dan pelepasan panas tetap stabil di seluruh area paket.

Ekosistem mitra Intel

Intel juga memperluas ekosistem agar pelanggan tidak harus membangun seluruh keahlian desain kemasan chiplet dari nol.

Tessolve: membantu desain paket EMIB

Pada 27–28 Juli 2026, Tessolve mengumumkan kolaborasi dengan Intel Foundry untuk mendukung desain paket berbasis EMIB . Tessolve menyediakan kemampuan desain, simulasi, dan layanan semikonduktor end-to-end untuk arsitektur multi-chiplet heterogen.

Kolaborasi ini dapat membantu pelanggan Intel Foundry mengembangkan paket EMIB tanpa harus memiliki seluruh kompetensi desain dan simulasi secara internal. Tessolve juga menyatakan telah menyelesaikan proyek desain paket end-to-end yang mencakup desain dan simulasi .

Lens Technology: mengeksplorasi substrat kaca

Pada 24 Juli 2026, Intel dan Lens Technology menandatangani memorandum of understanding (MoU) untuk mengeksplorasi kemasan berbasis substrat kaca, termasuk teknologi through-glass via (TGV) . TGV adalah jalur konduktif yang dibuat menembus substrat kaca untuk membawa sinyal dan daya secara vertikal.

Lens Technology sedang membangun fasilitas substrat kaca khusus seluas sekitar 30.000 m² untuk upaya tersebut . Namun, MoU ini bersifat tidak mengikat dan berfokus pada pengembangan proses serta validasi. Kesepakatan itu belum menjadi kontrak produksi dengan volume yang telah ditetapkan .

Di sisi perangkat lunak desain, Cadence, Synopsys, dan Siemens EDA juga mengembangkan alur kerja untuk kemasan EMIB-T melalui ekosistem Intel Foundry Chiplet Alliance .

Bagaimana posisi Intel dibandingkan TSMC, Samsung, dan AMD?

TSMC: unggul dalam produksi volume dan kematangan termal

TSMC masih menjadi pemimpin produksi volume untuk kemasan AI. Platform CoWoS (Chip-on-Wafer-on-Substrate) digunakan sebagai solusi utama bagi sejumlah akselerator AI NVIDIA dan AMD.

Di ECTC 2025, TSMC mendemonstrasikan pendinginan cair langsung ke silikon pada platform CoWoS. Demonstrasi tersebut mencapai resistansi termal 0,055 °C/W pada TDP di atas 2,6 kW menggunakan interposer seluas 3.300 mm² . TSMC juga telah mengembangkan substrat inti kaca, tetapi menargetkan produksi pada paruh kedua dekade ini .

CNBC melaporkan pada April 2026 bahwa NVIDIA mengamankan kapasitas CoWoS dan menjajaki Intel sebagai pemasok kemasan sekunder, sebuah indikasi bahwa kapasitas kemasan AI TSMC sedang menghadapi tekanan permintaan .

Samsung: fokus pada 2,5D, 3D, dan hybrid bonding

Samsung menawarkan kemasan I-Cube untuk desain 2,5D dan X-Cube untuk susunan 3D. Perusahaan tersebut juga agresif mengembangkan hybrid copper bonding (HCB) untuk penumpukan chip 3D serta memiliki program substrat kaca. Namun, Samsung sejauh ini mengungkapkan lebih sedikit detail mengenai paket berskala reticle di atas kisaran 4–6×.

AMD: pelanggan kemasan, bukan produsen platform kemasan

AMD terutama mengandalkan CoWoS TSMC untuk akselerator AI seri MI300 dan MI400. Untuk menghubungkan chiplet, AMD menggunakan Infinity Architecture. Karena AMD tidak mengoperasikan fab kemasan sendiri, posisinya dalam perbandingan ini lebih tepat dipahami sebagai pelanggan teknologi kemasan, bukan pesaing langsung Intel dalam penyediaan platform kemasan.

Perbandingan utama

Keunggulan utama Intel adalah ambisi ukuran paket dan integrasi vertikal—desain, manufaktur, dan kemasan berada dalam satu ekosistem. Sementara itu, keunggulan TSMC terletak pada pengalaman produksi volume tinggi, basis pelanggan yang luas, dan performa termal per milimeter persegi yang sudah lebih terbukti.

Pertaruhan Intel cukup jelas: ketika akselerator AI membutuhkan lebih banyak komputasi dan memori dalam satu sistem, paket yang jauh lebih besar mungkin menjadi solusi untuk melewati keterbatasan CoWoS saat ini. Tantangannya adalah mengubah demo, target roadmap, dan validasi laboratorium menjadi produksi yang konsisten, andal, serta ekonomis.