Terobosan Transistor 2D: Revolusi Chip Masa Depan Segera Jadi Kenyataan

Selama bertahun-tahun, industri semikonduktor memandang material dua dimensi—zat setebal beberapa atom saja—sebagai jalur menjanjikan untuk terus mengecilkan ukuran transistor logika melampaui batas fisik silikon. Masalahnya selalu terletak pada proses manufaktur. Membuat material super tipis ini bekerja pada wafer 300mm standar, dalam dimensi yang mampu bersaing dengan silikon mutakhir, seperti mimpi yang masih jauh.

Kini, jarak itu telah tertutup secara signifikan. Pada Juni 2026, dalam simposium IEEE/JSAP on VLSI Technology and Circuits, konsorsium Imec, ASML, dan TSMC mempersembahkan demonstrasi pertama dari jenisnya: transistor efek medan (FET) tipe-n dan tipe-p berskala kecil menggunakan material saluran 2D, terintegrasi penuh pada wafer 300mm dengan contacted poly pitch (CPP) hanya 50nm .

Ini bukan sekadar eksperimen laboratorium biasa. Untuk pertama kalinya, transistor 2D komplementer—baik nFET maupun pFET—dibuat bersamaan pada wafer ukuran produksi penuh dengan pitch yang dianggap sebagai gerbang penentu dari sekadar riset akademis menuju manufaktur industrial .

Apa yang Sebenarnya Mereka Bangun?

Tim peneliti mendemonstrasikan dua jenis perangkat komplementer, menggunakan material saluran setipis atom yang berbeda :

• nFET dibuat dengan MoS₂ (molybdenum disulfide) sebagai salurannya.
• pFET dibuat dengan WS₂ (tungsten disulfide) atau WSe₂ (tungsten diselenide).

Semua perangkat dibuat pada wafer silikon 300mm yang sama menggunakan alur integrasi yang dapat diskalakan dan kompatibel dengan pemrosesan back-end . Pemilihan material berbasis tungsten untuk pFET ini sangat penting, karena Imec sebelumnya telah melaporkan performa pFET yang memecahkan rekor menggunakan WSe₂ monolayer di konferensi IEDM 2025, dengan arus penggerak hingga 690µA/µm .

Angka Kunci: Contacted Poly Pitch 50nm

Metrik utama yang menjadi sorotan adalah CPP 50nm yang dicapai untuk perangkat nFET dan pFET . Dalam manufaktur chip, contacted poly pitch adalah salah satu ukuran paling kritis dari kepadatan transistor dan indikator langsung seberapa agresif sebuah proses logika dapat diperkecil.

Sebagai perbandingan, node silikon paling mutakhir di industri saat ini beroperasi pada pitch di bawah 50nm. Mendemonstrasikan transistor material 2D pada CPP 50nm pada wafer 300mm membuktikan bahwa material eksotis ini dapat bermain di kelas yang sama, bukan hanya dalam sampel riset kecil tetapi dalam format wafer yang sama yang digunakan di pabrik bervolume tinggi .

Tiga Tonggak Sejarah dalam Satu Alur Integrasi

Kerja bersama ini mencapai tiga hasil spesifik dan terukur yang menandai lompatan jelas melampaui riset material 2D sebelumnya :

1. Perangkat nFET dan pFET berskala mini pertama di dunia pada CPP 50nm di atas wafer 300mm.
2. Kedua polaritas transistor menunjukkan arus off-state (Ioff) yang sangat rendah pada tegangan gerbang nol (Vg=0V).
3. Performa pFET menggunakan saluran WSe₂ mendekati level perangkat skala-lab yang memecahkan rekor, memvalidasi bahwa pendekatan integrasi menjaga kualitas material.

Lebih jauh lagi, metode integrasi mirip-CMOS ini menghasilkan hingga 94% transistor operasional (didefinisikan sebagai Imax/Imin lebih besar dari 10⁵) di seluruh wafer, menegaskan bahwa proses ini tangguh dan stabil .

Proses yang Memungkinkannya

Apa yang memungkinkan lompatan dari lab ke pabrik ini? Konsorsium mengembangkan pendekatan integrasi baru yang dirancang khusus untuk transition metal dichalcogenides (TMD), golongan material 2D yang digunakan untuk saluran transistor . Alur ini mencakup beberapa modul proses kunci yang kritis untuk kelangsungan industri :

• Litografi EUV (extreme ultraviolet) untuk membentuk pola fitur mungil yang dibutuhkan untuk pitch 50nm.
• Teknik transfer material TMDC yang cocok untuk wafer penuh.
• Integrasi dielektrik high-k untuk tumpukan gerbang.
• Isolasi saluran dan tahapan chemical-mechanical planarization (CMP) canggih.

Kombinasi peralatan proses semikonduktor standar dengan penanganan material 2D yang disesuaikan inilah yang membuat hasil ini menjadi terobosan manufaktur sejati, bukan sekadar demonstrasi sains material.

Dua Rintangan Hancur Sekaligus

Agar transistor 2D dapat menggantikan silikon di chip logika, industri harus mengatasi dua tantangan fundamental . Pertama, seseorang harus membangun alur integrasi lengkap yang berfungsi pada wafer 300mm—standar produksi chip modern. Kedua, alur itu harus berfungsi untuk perangkat tipe-n dan tipe-p pada dimensi ketat yang sama, karena logika CMOS memerlukan pasangan komplementer.

Kerja sama ASML-TSMC-Imec ini menuntaskan kedua rintangan dalam satu demonstrasi. Dengan menggabungkan riset jangka panjang Imec pada perangkat berbasis TMD dengan kapabilitas litografi ASML dan keahlian manufaktur TSMC, kelompok ini menunjukkan bahwa transistor material 2D dapat diproduksi, dalam skala besar, dengan pitch yang dibutuhkan untuk node logika masa depan .

Posisi Ini dalam Peta Jalan Pasca-Silikon

Ini bukan eksperimen sekali jalan. Ini adalah puncak dari rangkaian kemajuan berkelanjutan di seluruh industri.

Imec mulai mengerjakan integrasi wafer 300mm untuk material FET 2D sejak tahun 2018, ketika pertama kali mendemonstrasikan pertumbuhan langsung MOCVD dari WS₂ pada wafer ukuran penuh . Pada 2019, pusat riset itu memamerkan transistor MoS₂ berskala ultra dengan panjang saluran hingga 30nm . Pada 2020, Imec secara resmi memasukkan material 2D ke dalam peta jalan penskalaan logikanya, memproyeksikan pengenalannya mulai dari node A7 dan seterusnya .

Baru-baru ini, Intel Foundry dan Imec secara terpisah mendemonstrasikan integrasi modul 2DFET kritis yang kompatibel dengan pabrik 300mm, termasuk kontak sumber/drain dan tumpukan gerbang, pada IEDM 2025 . Di konferensi yang sama, kolaborasi Imec dengan TSMC menghasilkan rekor performa pFET pada saluran WSe₂, meletakkan fondasi material untuk terobosan 2026 .

Hasil kerja ASML-TSMC-Imec yang dipublikasikan pada Juni 2026 menyatukan benang-benang ini ke dalam satu demonstrasi tunggal dan lengkap dari transistor 2D komplementer pada pitch yang relevan untuk pabrik di wafer produksi. Skema integrasi ini diharapkan tidak hanya berlaku untuk material TMD yang digunakan dalam karya ini—MoS₂, WS₂, dan WSe₂—tetapi juga untuk material saluran 2D lainnya .

Apa Langkah Selanjutnya?

Terobosan ini diungkapkan sebagai makalah T1.3 di simposium VLSI 2026, berjudul “First EUV–enabled Integration Route for 50nm Pitch N and PMOS Transistors with 2D Materials Channel from a 300mm Fab” . Meskipun karakteristik perangkatnya menjanjikan, ini masih tetap sebuah demonstrasi riset, bukan produk komersial. Performa dan keandalan masih perlu dibuktikan pada pitch yang lebih rapat, dan industri belum menstandarisasi tumpukan material 2D yang tepat untuk node masa depan.

Namun signifikansinya sudah jelas: untuk pertama kalinya, industri semikonduktor memiliki bukti nyata bahwa transistor 2D dapat mengikuti jalur manufaktur yang sama dengan silikon. Perlombaan menuju logika pasca-silikon baru saja menjadi nyata.