Hambatan Pasokan yang Tersisa: Memori dan Substrat ABF

Jun He secara eksplisit menandai bahwa hambatan (bottleneck) bergeser ke rantai pasok hulu dari kapasitas CoWoS TSMC sendiri:

• Memori HBM: Pasokan HBM secara fungsional telah habis terjual sepanjang 2026 di ketiga vendor DRAM utama (SK hynix, Samsung, Micron) . Ada pula risiko yield pada HBM4E 12-tumpukan, dengan kabar industri bahwa beberapa pelanggan mungkin beralih ke konfigurasi 8 tumpukan, mengurangi kapasitas memori efektif per paket sekitar 33% .
• Substrat ABF (Ajinomoto Build-up Film): Substrat ABF tetap menjadi hambatan kritis untuk paket flip-chip dengan jumlah lapisan tinggi. Kapasitas CoWoS TSMC sendiri sudah dialokasikan penuh hingga 2026 dan bahkan hingga 2027, dengan waktu tunggu 52–78 minggu untuk pesanan kemasan AI . Ketidakcukupan pasokan substrat ABF menjadi kendala struktural utama yang membatasi jumlah paket yang bisa dikirim TSMC, terlepas dari ketersediaan lini CoWoS .

Rencana Skalabilitas: Dari 5,5x ke 14x Reticle pada 2028–2029

TSMC memaparkan peta jalan ukuran reticle yang agresif dengan ritme "satu generasi per tahun":

CoWoS 14x reticle diperkirakan dapat mengintegrasikan sekitar 10 chip komputasi besar dan 20 tumpukan memori HBM dalam satu paket, yang pada dasarnya mengubah paket menjadi substrat komputasi tingkat sistem . Beberapa sumber menyebut 2028 untuk reticle 14x, sementara yang lain (termasuk presentasi Jun He) merujuk pada 2029 untuk produksi komersial. Perbedaan ini kemungkinan mencerminkan tape-out pada 2028 dan volume produksi pada 2029 .

Tantangan Teknis Utama untuk Skalabilitas

Peningkatan skala ke 14x reticle (dan seterusnya) menghadirkan beberapa hambatan fisik dan proses:

• Warpage/tegangan mekanis: Luas paket yang lebih besar menimbulkan lengkungan dan tegangan signifikan pada interposer, substrat, dan tumpukan die, membutuhkan material canggih dan kontrol proses .
• Integritas sinyal dan kepadatan interkoneksi: Menjaga koneksi bandwidth tinggi dan latensi rendah di area 3× lebih besar menuntut kemajuan pada micro-bump, silicon vias (TSV), dan redistribution layer .
• Distribusi daya dan manajemen termal: Paket 14x yang menampung ~10 chip komputasi besar dan 20 tumpukan HBM akan menarik daya sangat tinggi, membutuhkan solusi pendinginan baru dan jaringan distribusi daya .
• Lithography stitching: Paket yang lebih besar dari satu bidikan reticle memerlukan penyambungan multi-bidikan yang presisi, sebuah tantangan manufaktur utama untuk yield pada skala besar .
• Ketersediaan substrat: Paket yang lebih besar membutuhkan substrat ABF dengan jumlah lapisan lebih tinggi — komponen yang sudah menjadi yang paling langka .

TSMC percaya CoWoS level wafer (bukan panel-level packaging) tetap menjadi jalur terbaik untuk interkoneksi terbesar ini, karena teknologi panel-level belum bisa menandingi kepadatan interkoneksi CoWoS .

Positioning Kompetitif vs. Intel

Pengungkapan TSMC di OCP APAC secara langsung berkontras dengan upaya kemasan Intel:

• Kesenjangan yield: Banyak sumber industri melaporkan bahwa teknologi kemasan canggih EMIB-T (Embedded Multi-Die Interconnect Bridge) milik Intel masih berjuang mengejar 90% yield, sementara CoWoS TSMC telah melampaui 98% dalam HVM . Ini adalah kesenjangan yield 8+ poin persentase dalam skala produksi.
• Peta jalan ukuran reticle: TSMC menargetkan 14x reticle (~12.000 mm²) pada 2028–2029. Intel secara publik menjanjikan paket 12x reticle dalam timeline serupa, menempatkan TSMC sekitar 15–20% lebih besar dalam area target .
• Kapasitas dan ekosistem: TSMC memperluas kapasitas CoWoS sebesar 106% pada 2025 dan menaikkan belanja modal (CapEx) 2026 ke rekor $60–64 miliar yang sebagian untuk mendanai perluasan kemasan . Kapasitas CoWoS habis terjual hingga 2027, yang berarti pelanggan TSMC (Nvidia, AMD, Broadcom, dll.) terkunci dalam ekosistem kemasan TSMC — sebuah parit struktural .
• Posisi Intel: Bisnis kemasan foundry Intel (termasuk EMIB-T) masih dalam fase peningkatan yield dan belum mencapai skala produksi yang sebanding. Kesenjangan yield dan kapasitas berarti TSMC tetap menjadi pemasok kemasan canggih dominan untuk akselerator AI kelas atas untuk masa mendatang.

Kesimpulan

CoWoS 5,5x reticle TSMC telah mencapai yield 98–99% dalam HVM, menggeser hambatan pasokan chip AI dari lini kemasan TSMC sendiri ke pasokan memori HBM dan substrat ABF. Perusahaan berencana meningkatkan skala ke 14x reticle (~12.000 mm²) pada 2028–2029, mampu mengintegrasikan ~10 chip komputasi dan 20 tumpukan HBM — namun menghadapi tantangan mekanis, termal, dan substrat yang signifikan. Dibandingkan EMIB-T Intel (diperkirakan ~90% yield), TSMC memegang keunggulan yield, skala, dan kapasitas yang dominan dalam kemasan canggih untuk AI.

Hambatan Pasokan yang Tersisa: Memori dan Substrat ABF

Jun He secara eksplisit menandai bahwa hambatan (bottleneck) bergeser ke rantai pasok hulu dari kapasitas CoWoS TSMC sendiri:

• Memori HBM: Pasokan HBM secara fungsional telah habis terjual sepanjang 2026 di ketiga vendor DRAM utama (SK hynix, Samsung, Micron) . Ada pula risiko yield pada HBM4E 12-tumpukan, dengan kabar industri bahwa beberapa pelanggan mungkin beralih ke konfigurasi 8 tumpukan, mengurangi kapasitas memori efektif per paket sekitar 33% .
• Substrat ABF (Ajinomoto Build-up Film): Substrat ABF tetap menjadi hambatan kritis untuk paket flip-chip dengan jumlah lapisan tinggi. Kapasitas CoWoS TSMC sendiri sudah dialokasikan penuh hingga 2026 dan bahkan hingga 2027, dengan waktu tunggu 52–78 minggu untuk pesanan kemasan AI . Ketidakcukupan pasokan substrat ABF menjadi kendala struktural utama yang membatasi jumlah paket yang bisa dikirim TSMC, terlepas dari ketersediaan lini CoWoS .

Rencana Skalabilitas: Dari 5,5x ke 14x Reticle pada 2028–2029

TSMC memaparkan peta jalan ukuran reticle yang agresif dengan ritme "satu generasi per tahun":

CoWoS 14x reticle diperkirakan dapat mengintegrasikan sekitar 10 chip komputasi besar dan 20 tumpukan memori HBM dalam satu paket, yang pada dasarnya mengubah paket menjadi substrat komputasi tingkat sistem . Beberapa sumber menyebut 2028 untuk reticle 14x, sementara yang lain (termasuk presentasi Jun He) merujuk pada 2029 untuk produksi komersial. Perbedaan ini kemungkinan mencerminkan tape-out pada 2028 dan volume produksi pada 2029 .

Tantangan Teknis Utama untuk Skalabilitas

Peningkatan skala ke 14x reticle (dan seterusnya) menghadirkan beberapa hambatan fisik dan proses:

• Warpage/tegangan mekanis: Luas paket yang lebih besar menimbulkan lengkungan dan tegangan signifikan pada interposer, substrat, dan tumpukan die, membutuhkan material canggih dan kontrol proses .
• Integritas sinyal dan kepadatan interkoneksi: Menjaga koneksi bandwidth tinggi dan latensi rendah di area 3× lebih besar menuntut kemajuan pada micro-bump, silicon vias (TSV), dan redistribution layer .
• Distribusi daya dan manajemen termal: Paket 14x yang menampung ~10 chip komputasi besar dan 20 tumpukan HBM akan menarik daya sangat tinggi, membutuhkan solusi pendinginan baru dan jaringan distribusi daya .
• Lithography stitching: Paket yang lebih besar dari satu bidikan reticle memerlukan penyambungan multi-bidikan yang presisi, sebuah tantangan manufaktur utama untuk yield pada skala besar .
• Ketersediaan substrat: Paket yang lebih besar membutuhkan substrat ABF dengan jumlah lapisan lebih tinggi — komponen yang sudah menjadi yang paling langka .

TSMC percaya CoWoS level wafer (bukan panel-level packaging) tetap menjadi jalur terbaik untuk interkoneksi terbesar ini, karena teknologi panel-level belum bisa menandingi kepadatan interkoneksi CoWoS .

Positioning Kompetitif vs. Intel

Pengungkapan TSMC di OCP APAC secara langsung berkontras dengan upaya kemasan Intel:

• Kesenjangan yield: Banyak sumber industri melaporkan bahwa teknologi kemasan canggih EMIB-T (Embedded Multi-Die Interconnect Bridge) milik Intel masih berjuang mengejar 90% yield, sementara CoWoS TSMC telah melampaui 98% dalam HVM . Ini adalah kesenjangan yield 8+ poin persentase dalam skala produksi.
• Peta jalan ukuran reticle: TSMC menargetkan 14x reticle (~12.000 mm²) pada 2028–2029. Intel secara publik menjanjikan paket 12x reticle dalam timeline serupa, menempatkan TSMC sekitar 15–20% lebih besar dalam area target .
• Kapasitas dan ekosistem: TSMC memperluas kapasitas CoWoS sebesar 106% pada 2025 dan menaikkan belanja modal (CapEx) 2026 ke rekor $60–64 miliar yang sebagian untuk mendanai perluasan kemasan . Kapasitas CoWoS habis terjual hingga 2027, yang berarti pelanggan TSMC (Nvidia, AMD, Broadcom, dll.) terkunci dalam ekosistem kemasan TSMC — sebuah parit struktural .
• Posisi Intel: Bisnis kemasan foundry Intel (termasuk EMIB-T) masih dalam fase peningkatan yield dan belum mencapai skala produksi yang sebanding. Kesenjangan yield dan kapasitas berarti TSMC tetap menjadi pemasok kemasan canggih dominan untuk akselerator AI kelas atas untuk masa mendatang.

Kesimpulan

CoWoS 5,5x reticle TSMC telah mencapai yield 98–99% dalam HVM, menggeser hambatan pasokan chip AI dari lini kemasan TSMC sendiri ke pasokan memori HBM dan substrat ABF. Perusahaan berencana meningkatkan skala ke 14x reticle (~12.000 mm²) pada 2028–2029, mampu mengintegrasikan ~10 chip komputasi dan 20 tumpukan HBM — namun menghadapi tantangan mekanis, termal, dan substrat yang signifikan. Dibandingkan EMIB-T Intel (diperkirakan ~90% yield), TSMC memegang keunggulan yield, skala, dan kapasitas yang dominan dalam kemasan canggih untuk AI.