Huawei Perkenalkan Hukum Tau Scaling: Arsitektur Canggih yang Menyiasati Sanksi Chip AS

Dari Mengecilkan Transistor ke Mengecilkan Waktu

Ide dasar di balik Hukum Tau Scaling adalah berfokus pada τ (tau), waktu propagasi sinyal, sebagai metrik inti kemajuan . Dengan mengoptimalkan seberapa cepat sinyal bergerak melalui perangkat, sirkuit, chip, dan sistem penuh, Huawei mengklaim dapat mengekstrak lebih banyak performa dan efisiensi dari node manufaktur yang ada.

Ini penting karena Hukum Moore, yang lama bergantung pada penggandaan kepadatan transistor setiap 18 hingga 24 bulan melalui kemajuan litografi, telah melambat secara global karena batasan fisik dan ekonomi . Huawei memposisikan Tau sebagai prinsip penerus yang bekerja dalam batasan realitas sanksinya .

LogicFolding: Solusi Cerdas di Tengah Sanksi

Hukum Tau Scaling akan tetap menjadi latihan teoretis tanpa LogicFolding, arsitektur chip praktis yang diumumkan Huawei bersamaan . Alih-alih satu bidang transistor logika, LogicFolding menumpuk beberapa lapisan secara vertikal—pada dasarnya membangun chip logika 3D.

Huawei melaporkan bahwa implementasi lapisan ganda LogicFolding meningkatkan kepadatan transistor hingga 55% dan meningkatkan efisiensi daya hingga 41% . Secara krusial, semua ini dapat diproduksi menggunakan alat litografi deep ultraviolet (DUV) generasi lama, yang tidak tercakup dalam sanksi AS paling ketat yang memblokir akses ke mesin EUV ASML .

Peta jalan komersial pertama: 2026

• Chip LogicFolding pertama akan muncul di prosesor smartphone Kirin baru akhir tahun ini, mencapai kepadatan klaim 238 juta transistor per mm² .
• Chip ini diharapkan memulai debutnya di smartphone seri Huawei Mate 90 .

Target jangka panjang: Setara 1,4nm pada 2031

• Dengan menumpuk tiga lapisan, Huawei memproyeksikan chip kelas atasnya akan mencapai kepadatan transistor yang setara dengan proses 1,4 nanometer pada tahun 2031 .
• Ini akan menempatkannya di dekat garis depan global pembuatan chip, dekat dengan posisi yang diharapkan TSMC, Samsung, dan Intel pada akhir dekade ini .
• Seluruh peta jalan dirancang untuk dapat dicapai semata-mata dengan litografi DUV .

Signifikansi Strategis untuk Kemandirian Semikonduktor China

Pengumuman ini langsung dibaca lebih dari sekadar peta jalan produk. Analis menggambarkannya sebagai "momen DeepSeek" potensial untuk sektor semikonduktor China—sebuah terobosan arsitektur yang mencoba menyiasati, bukan sekadar menahan, blokade perangkat keras AS .

Beberapa faktor meningkatkan kepentingan strategisnya:

• Kerangka kerja global pertama dari China: Media pemerintah China menyoroti bahwa ini adalah pertama kalinya China mengusulkan prinsip panduan yang ditujukan untuk industri semikonduktor global, alih-alih mengikuti peta jalan yang ditetapkan oleh perusahaan dan konsorsium Barat .
• Penggunaan ganda untuk smartphone dan AI: Hukum Tau Scaling dan LogicFolding dirancang untuk meningkatkan SoC Kirin konsumen dan akselerator AI Ascend Huawei, secara langsung menargetkan pasar chip AI domestik di mana Nvidia saat ini memiliki posisi yang kuat .
• Tonggak ekosistem chip mandiri: Pengumuman ini memperkuat dorongan Beijing yang lebih luas untuk membangun ekosistem chip domestik yang tidak bergantung pada alat litografi asing, tujuan yang memang dirancang untuk digagalkan oleh sanksi AS .

Huawei menyatakan telah merancang dan memproduksi massal 381 chip berdasarkan prinsip Hukum Tau Scaling .

Apa yang Belum Diperlihatkan Huawei

Pengumuman ini menghasilkan berita utama di seluruh dunia, tetapi catatan penting tetap ada. Huawei tidak menyediakan data kinerja independen atau tolok ukur terverifikasi di konferensi tersebut .

Kepadatan setara bukanlah kinerja setara
Kepadatan transistor hanyalah satu variabel dalam kinerja chip. Mencapai jumlah transistor setara 1,4nm melalui penumpukan 3D tidak secara otomatis setara dengan karakteristik daya, kecepatan clock, perilaku termal, atau hasil manufaktur dari node 1,4nm asli yang dibuat oleh TSMC atau Samsung pada proses canggih .

Tantangan termal penumpukan vertikal
Menumpuk lapisan logika menimbulkan kompleksitas disipasi termal yang signifikan. Panas yang dihasilkan di tengah tumpukan 3D lebih sulit dihilangkan, dan mengelola ini tanpa mengurangi performa atau keandalan adalah rintangan rekayasa yang diketahui untuk semua desain terintegrasi 3D .

Jadwal ambisius, hasil produksi belum tervalidasi
Bergerak dari chip dua lapis yang terbukti pada tahun 2026 ke produk komersial tiga lapis dengan hasil tinggi pada tahun 2031 adalah jadwal yang agresif. Analis luar belum memvalidasi apakah target kepadatan, daya, dan hasil produksi yang diklaim dapat dicapai sesuai jadwal .

Sebuah Titik Balik dalam Perang Chip AS-China

Terlepas dari apakah Huawei mencapai setiap tonggak tepat waktu, pengumuman Hukum Tau Scaling dan LogicFolding menandakan pivot strategis yang penting. Alih-alih menunggu sanksi dicabut atau kemampuan EUV domestik matang, Huawei berusaha mendefinisikan ulang apa yang dianggap sebagai kemajuan semikonduktor dengan istilah yang dapat dipenuhi oleh alat yang tersedia .

Jika pendekatan ini membuahkan hasil kompetitif dalam produk dunia nyata, ini dapat memvalidasi jalur arsitektur baru yang diikuti oleh perusahaan China lain yang terkena sanksi—dan berpotensi memengaruhi respons industri global terhadap akhir dari penskalaan geometris, bahkan di luar China.