JawabanDipublikasikan15 sumber
Lanxin Dorong RISC-V dari Chip ke Klaster AI lewat Supernode LX500
Lanxin mengumumkan supernode komputasi terpadu di RISC V China Summit pada 19 Oktober 2026. Spesifikasi LX500 yang dilaporkan mencakup 48 core RISC V—32 core performa dan 16 core efisiensi—serta kemampuan AI 75 TOPS INT8.
Diterbitkan olehDiedit dengan GPT-6 LunaGambar dibuat dengan GPT Image 2
Jawaban penelitian
Poin-poin penting
- Lanxin mengumumkan supernode komputasi terpadu di RISC V China Summit pada 19 Oktober 2026.
- Spesifikasi LX500 yang dilaporkan mencakup 48 core RISC V—32 core performa dan 16 core efisiensi—serta kemampuan AI 75 TOPS INT8.
- Memori terpadu dirancang untuk mengurangi perpindahan data antara CPU dan komputasi AI, tetapi belum ada hasil terukur yang menunjukkan peningkatan kinerja inferensi.[2]
AI Perintah
openai.comCreate a landscape editorial hero image for this Studio Global article: What did Shenzhen-based Lanxin Computing announce at the 2026 RISC-V China Summit about its converged-computing supernode and CTO Jia Xinxia. Article summary: Lanxin Computing announced its “converged-computing supernode” at the 2026 RISC-V China Summit on October 19, extending its LX500-based platform from individual chips and servers toward cluster-level AI infrastructure.[5. Topic tags: general, general web, user generated, documentation. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks,
Lanxin Computing mengumumkan supernode komputasi terpadu di RISC-V China Summit pada 19 Oktober 2026. Pengumuman ini memperluas pendekatan perusahaan berbasis LX500—dari chip dan server menuju infrastruktur AI berbentuk klaster.1
2 Dalam acara tersebut, CTO Lanxin, Jia Xinxia, menyampaikan pidato utama berjudul “LX500: Membuka Jalur Baru untuk Inferensi AI”, yang membahas integrasi RISC-V dengan komputasi AI serta kemajuan pengembangan produknya.
1
2
Inti pendekatannya adalah menggabungkan komputasi umum dan komputasi AI dalam satu chip, dengan memori terpadu yang digunakan bersama. Desain ini ditujukan untuk mengurangi perpindahan data dibanding sistem yang memisahkan CPU dan akselerator AI, lalu mengirim data di antara ruang memori yang berbeda melalui koneksi seperti PCIe.2
Spesifikasi LX500 yang dilaporkan
Lanxin melaporkan spesifikasi LX500 sebagai berikut:
- 48 core CPU RISC-V: terdiri atas 32 core performa dan 16 core efisiensi.
- Mesin AI: mesin vektor dan matriks AI dengan kemampuan 75 TOPS untuk INT8, serta dukungan presisi dari INT4 hingga FP32.
- Memori: arsitektur memori terpadu yang berbagi sumber daya DDR5 antara CPU dan komputasi AI, dengan dukungan ekspansi CXL.
- Kompatibilitas RISC-V: pemberitaan mengenai chip ini menyebut dukungan RVA23 dan RVV 1.0.
1
2
6
Angka-angka tersebut adalah spesifikasi produk yang dilaporkan, bukan hasil benchmark independen. Satu laporan juga menyebut rincian memori tambahan, termasuk ekspansi CXL 2.0 dan kapasitas pengalamatan hingga 2 TB. Namun, informasi itu tidak dikonfirmasi oleh liputan konferensi yang tersedia.6
Mengapa memori terpadu bisa berpengaruh pada inferensi?
Dalam sistem konvensional yang memadukan CPU dan akselerator terpisah, data dapat perlu berpindah di antara ruang memori yang berbeda. Pendekatan Lanxin dirancang untuk mengurangi perpindahan tersebut dengan menempatkan komputasi CPU dan AI pada chip yang sama serta berbagi sumber daya memori.2
Secara teori, lebih sedikit perpindahan data dapat mengurangi waktu dan lalu lintas sistem selama proses inferensi. Liputan konferensi menyebut sasaran optimasi seperti waktu menuju token pertama, tahap prefill—saat prompt diproses sebelum jawaban mulai dihasilkan—serta beban kerja dengan konteks panjang. Namun, laporan yang tersedia tidak menyertakan angka peningkatan terukur. Manfaat yang dituju ini belum dapat dianggap sebagai peningkatan kinerja yang sudah terbukti.2
Skala supernode belum dijelaskan
Pengumuman tersebut menandai perluasan produk dari chip dan server menuju infrastruktur pada tingkat klaster.1
2 Meski begitu, laporan yang tersedia belum menyebut jumlah chip dalam supernode ataupun rancangan interkoneksinya. Tanpa detail itu, kapasitas komputasi gabungan, susunan memorinya, dan kemampuan sistem untuk berkembang belum bisa dinilai.
Laporan sebelumnya mencatat sejumlah tonggak terkait LX500, termasuk chip yang berhasil dinyalakan pada Februari 2026 dan server Lenovo WR5219 G5 berbasis LX500 yang diperkenalkan pada Juli.1
6
14 Tonggak tersebut memberi konteks perkembangan produk, tetapi belum menjelaskan kinerja supernode dalam beban kerja nyata.
Tonggak produk, belum menjadi vonis kinerja
Pengumuman Lanxin menunjukkan salah satu jalur pengembangan RISC-V, dari prosesor menuju server dan infrastruktur AI. Pengujian sesungguhnya adalah apakah perangkat keras, ekosistem perangkat lunak, dan rancangan sistemnya dapat mendukung penerapan yang andal dan kompetitif. Liputan industri juga menyoroti penggunaan di lingkungan telekomunikasi, keuangan, dan pemerintahan yang menuntut keandalan tinggi sebagai salah satu ujian bagi platform server RISC-V.5
Untuk saat ini, spesifikasi LX500 yang dilaporkan dan pendekatan memori terpadu membuat supernode ini layak dicermati sebagai pengumuman produk. Penilaian lebih lengkap masih memerlukan rincian klaster, benchmark berdasarkan beban kerja, dan bukti dari penerapan berkelanjutan.
Studio Global AI
Lanjutkan penelitian Anda
Halaman ini berisi jawaban yang didukung sumber yang dapat Anda lanjutkan di dalam Studio Global.
Orang-orang juga bertanya
Apa jawaban singkat untuk "Lanxin Dorong RISC-V dari Chip ke Klaster AI lewat Supernode LX500"?
Lanxin mengumumkan supernode komputasi terpadu di RISC V China Summit pada 19 Oktober 2026.
Apa poin penting yang harus divalidasi terlebih dahulu?
Lanxin mengumumkan supernode komputasi terpadu di RISC V China Summit pada 19 Oktober 2026. Spesifikasi LX500 yang dilaporkan mencakup 48 core RISC V—32 core performa dan 16 core efisiensi—serta kemampuan AI 75 TOPS INT8.
Apa yang harus saya lakukan selanjutnya dalam latihan?
Memori terpadu dirancang untuk mengurangi perpindahan data antara CPU dan komputasi AI, tetapi belum ada hasil terukur yang menunjukkan peningkatan kinerja inferensi.[2]