JawabanDipublikasikan26 sumber
AscendNPU IR Huawei Dibuka sebagai Fondasi Compiler untuk Triton dan Bahasa Multi-Front End
Huawei membuka AscendNPU IR, fondasi compiler berbasis MLIR di bawah BiSheng, setelah presentasi arsiteknya, Hai Lijuan, pada 1 Agustus 2026. HFusion menangani optimasi tingkat tinggi seperti fusi, tiling, dan penjadwalan, sedangkan HIVM memetakan komputasi ke core Cube dan Vector, memori on chip, pipeline, serta in...
Diterbitkan olehDiedit dengan GPT-5.6 LunaGambar dibuat dengan GPT Image 1.5
Jawaban penelitian
Poin-poin penting
- Huawei membuka AscendNPU IR, fondasi compiler berbasis MLIR di bawah BiSheng, setelah presentasi arsiteknya, Hai Lijuan, pada 1 Agustus 2026.
- HFusion menangani optimasi tingkat tinggi seperti fusi, tiling, dan penjadwalan, sedangkan HIVM memetakan komputasi ke core Cube dan Vector, memori on chip, pipeline, serta instruksi perangkat.
- Untuk Ascend 950, stack ini mendukung SIMD berbasis register, SIMT, dan pertukaran data Cube–Vector on chip yang lebih langsung.
AI Perintah
openai.comCreate a landscape editorial hero image for this Studio Global article: What did Huawei AscendNPU IR architect Hai Lijuan present at HyperAI’s ninth Meet AI Compiler technical salon on August 1, 2026, and how doe. Article summary: Hai Lijuan’s August 1 salon talk, “AscendNPU IR: open compiler foundation supporting multi-language access to Ascend,” presented the newly open-sourced MLIR compiler layer beneath BiSheng and its path for bringing Triton. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fa
Huawei memosisikan AscendNPU IR sebagai fondasi compiler terbuka di bawah compiler BiSheng—bukan sebagai bahasa pemrograman baru untuk pengguna akhir. Dalam salon teknis Meet AI Compiler ke-9 yang digelar HyperAI pada 1 Agustus 2026, arsitek AscendNPU IR Huawei, Hai Lijuan, menjelaskan bagaimana stack berbasis MLIR ini dirancang untuk menghubungkan Triton dan ekosistem operator lain dengan perangkat keras Ascend. 3
7
Bagi pengembang, arti pentingnya terletak pada upaya memisahkan penulisan program di sisi front end dari pekerjaan rumit yang terjadi di balik layar: membagi komputasi menjadi tile, memindahkan data melalui memori on-chip, menyinkronkan komputasi Cube dan Vector, serta menghasilkan kode perangkat.
Peran AscendNPU IR dalam compiler BiSheng
AscendNPU IR adalah intermediate representation (IR) berbasis MLIR untuk mengompilasi operator yang ditujukan bagi perangkat keras Ascend. Desainnya menggunakan beberapa tingkat abstraksi. Lapisan tinggi menyembunyikan detail instruksi dan sinkronisasi, sementara lapisan rendah memberi pengembang kendali lebih rinci atas penempatan memori dan perilaku pipeline. 4
11
Stack ini dapat menerima input melalui beberapa jalur. DSL seperti Triton dan TileLang dapat diturunkan ke AscendNPU IR. Sementara itu, input dari framework dan compiler dapat masuk melalui Torch IR, Linalg/HFusion IR, atau HIVM IR. Jalur tingkat tinggi mendukung fusi, tiling, pemecahan komputasi, dan penjadwalan otomatis; HIVM menyediakan kontrol yang lebih langsung atas tingkat penyimpanan dan pipeline komputasi Ascend. 5
22
Alur sederhananya dapat digambarkan sebagai berikut:
Triton, TileLang, atau IR dari framework
↓
AscendNPU IR berbasis MLIR
↓
Penurunan HFusion → HIVM
↓
Instruksi perangkat dan binary Ascend
Dalam alur kompilasi yang didokumentasikan, bishengir-compile mengubah MLIR menjadi objek di sisi perangkat. Objek tersebut kemudian dapat didaftarkan dan dijalankan melalui runtime CANN. 6
Mengapa abstraksi berbasis tile penting?
Tile adalah blok data tensor dan komputasi yang ukurannya lebih mudah dikelola. Tanpa abstraksi semacam ini, setiap front end harus mendeskripsikan sendiri seluruh pemindahan data, keputusan penempatan memori, titik sinkronisasi, dan instruksi perangkat.
AscendNPU IR menyediakan representasi bersama yang berorientasi pada tile. Pada tingkat tinggi, pengembang dapat menulis operasi tensor tanpa menentukan setiap detail perangkat keras. Pada tingkat rendah, compiler dapat mengekspos atau menyimpulkan penempatan data di GM, UB, L1, dan L0, sekaligus menentukan penggunaan sumber daya Vector, Cube, dan unit pemindahan data. 5
22
Pendekatan berlapis ini menjadi kompromi antara portabilitas dan penyetelan performa. Kode dari Triton atau framework dapat menargetkan fondasi compiler yang sama, sementara operator yang sensitif terhadap performa masih dapat diturunkan ke representasi yang lebih memahami karakteristik perangkat keras. Dokumentasi arsitektur resminya menggambarkan abstraksi yang secara bertahap memodelkan instruksi Ascend, sumber daya lokal dalam core, sumber daya antar-core, hingga sumber daya system-on-chip. 11
HFusion dan HIVM membagi pekerjaan optimasi
HFusion: fusi dan penjadwalan tingkat tinggi
HFusion adalah lapisan yang relatif tidak bergantung pada detail perangkat keras. Lapisan ini merepresentasikan operasi tensor pada tingkat tinggi, lalu menjalankan transformasi seperti fusi, bufferization, tiling, dan penjadwalan sebelum komputasi diturunkan menjadi instruksi perangkat yang spesifik. 11
22
Di sinilah beberapa operasi dapat digabungkan dan komputasi besar dibagi menjadi tile yang sesuai dengan model eksekusi Ascend. Tujuannya adalah mempertahankan makna tingkat tinggi dari program sambil menyiapkannya untuk proses penurunan yang lebih spesifik terhadap Ascend.
HIVM: penurunan yang memahami perangkat keras
HIVM merupakan lapisan yang lebih dekat dengan perangkat keras. Lapisan ini menerjemahkan ekspresi tile menjadi operasi yang mencerminkan unit eksekusi, hierarki penyimpanan, dan perilaku pipeline Ascend. Tugasnya meliputi:
- memetakan operasi matriks ke core Cube dan operasi vektor ke core Vector;
- menambahkan atau mengelola komunikasi serta sinkronisasi di antara unit tersebut;
- mengelola memori workspace perantara;
- memetakan tensor logis ke memori on-chip fisik;
- menangani layout berorientasi Cube, termasuk representasi matriks fraktal; dan
- menerapkan vektorisasi, tensorisasi, pipeline, serta transformasi tingkat instruksi.
2
14
Pembagian ini memungkinkan compiler mengoptimalkan komputasi dari dua jarak berbeda terhadap perangkat keras. HFusion dapat menganalisis struktur tensor dan peluang fusi secara lebih luas, sedangkan HIVM menentukan memori dan sumber daya eksekusi yang dibutuhkan tile secara lebih presisi.
Perubahan pada Ascend 950
Pembagian HFusion dan HIVM tetap dipertahankan, tetapi lapisan yang memahami perangkat keras kini harus menangani lebih dari jalur SIMD berbasis memori pada generasi sebelumnya. Materi yang berfokus pada Ascend 950 menjelaskan dukungan untuk SIMD berbasis register dan SIMT, di samping model eksekusi yang sudah ada. 2
SIMD berbasis register
Dalam SIMD berbasis register, data dimuat dari memori on-chip ke register, diproses di sana, lalu ditulis kembali. Fusi pada tingkat register dapat mempertahankan nilai perantara di register selama memungkinkan, sehingga mengurangi pemuatan dan penyimpanan berulang. 2
SIMT untuk pekerjaan yang kurang teratur
SIMT menyediakan pendekatan lain untuk bagian operator yang memiliki akses data tidak beraturan atau percabangan yang sesuai. Compiler dapat memisahkan pekerjaan yang lebih cocok untuk SIMT dari pekerjaan padat yang ramah SIMD, menerapkan transformasi yang sesuai pada masing-masing bagian, lalu menggabungkan hasilnya kembali ke dalam komputasi vektor yang lebih besar. 2
Komunikasi Cube–Vector yang lebih dekat
Presentasi tersebut juga menyoroti perubahan dalam interaksi Cube–Vector. Pada alur A2/A3 sebelumnya, sebagian perpindahan data antara komputasi Cube dan Vector menggunakan memori global. Pada Ascend 950, jalur yang dijelaskan dapat memindahkan hasil Cube dari L0C ke memori on-chip Vector, lalu mengembalikan hasil Vector ke memori Cube. Jarak perpindahan data pun menjadi lebih pendek. 2
Perubahan ini relevan untuk operator yang menjalankan komputasi matriks di Cube lalu dilanjutkan dengan pemrosesan vektor. Namun, compiler tetap harus memastikan lokasi tensor dan waktu pemindahan data, terutama ketika operasi Cube dan Vector berada di cabang control flow yang berbeda.
Pass compiler yang membuat model ini dapat dijalankan
Sejumlah pass bernama khusus menunjukkan bagaimana AscendNPU IR menerjemahkan abstraksi menjadi keputusan konkret terkait penjadwalan dan memori.
InsertCVLoadStore
Alur InsertCVLoadStore yang telah ditingkatkan menganalisis komunikasi Cube–Vector pada control flow yang kompleks. Prosesnya tidak hanya mengandalkan pencocokan pola lokal untuk menyisipkan transfer.
Compiler terlebih dahulu menetapkan jangkar lokasi memori—misalnya input matriks di L1, output matriks di L0C, serta data vektor di UB. Batasan tersebut kemudian disebarkan ke seluruh program. Jika terjadi konflik antardomain memori, compiler menyisipkan konversi atau penyalinan yang diperlukan. 2
Pada A2/A3, perpindahan tersebut dapat menggunakan operasi pemuatan dan penyimpanan melalui memori global. Ascend 950 dapat memanfaatkan jalur on-chip yang lebih dekat jika didukung oleh konfigurasi terkait. 2
MultiBuffer
MultiBuffer merepresentasikan beberapa salinan dari tensor yang sudah ada. Fitur ini mendukung ping-pong buffering dan dapat membantu menumpangtindihkan pemindahan data dengan komputasi, selama anggaran memori dan jadwal eksekusi memungkinkan. 17
18
AutoBlockify dan DynamicCVPipeline
AutoBlockify dan DynamicCVPipeline merupakan beberapa pass khusus Ascend dalam stack compiler Triton-Ascend. Namanya mencerminkan dua pekerjaan penting: membagi komputasi menjadi blok yang dapat dieksekusi dan membangun perilaku pipeline Cube–Vector. 19
Dokumentasi juga mencantumkan perencanaan memori, sinkronisasi, penjadwalan, serta optimasi Cube–Vector otomatis sebagai bagian dari fitur kompilasi. 24
Pemecahan CV 1:2
Presentasi tersebut menjelaskan konfigurasi dengan hubungan satu core Cube terhadap dua core Vector. AutoSubTiling dapat membagi pekerjaan Vector sehingga kedua core Vector mengerjakan bagian yang berbeda secara bersamaan. 2
14
Apa arti rilis open source ini bagi pengembang?
Huawei membuka AscendNPU IR bersama Triton-Ascend untuk pengembangan bersama komunitas. Triton-Ascend adalah framework kompilasi Triton yang ditujukan untuk platform Ascend. Framework ini mempertahankan sintaks inti Triton, sekaligus menambahkan dukungan kompilasi dan deployment khusus Ascend untuk produk seri A2, A3, dan 950. 30
37
Rilis ini memberi jalur yang lebih langsung bagi pengembang yang ingin mengerjakan pass compiler, integrasi front end, penurunan operator, atau optimasi yang memahami perangkat keras, tanpa harus membangun seluruh stack compiler dari awal.
Program komunitas yang dilaporkan mencakup magang yang terhubung dengan repositori dan penghargaan berbasis tugas. Pengembang dapat mengklaim tugas yang tersedia, mengerjakannya, lalu mengirimkan hasil sesuai aturan program. 31
Pengembang yang tidak memiliki perangkat keras Ascend secara lokal dilaporkan dapat menggunakan HiDevLab, lingkungan cloud komunitas Ascend, dengan 100 jam komputasi gratis. Bukti yang tersedia mengonfirmasi kuota tersebut, tetapi belum menjelaskan seluruh syarat kelayakan, verifikasi, masa berlaku, atau ketersediaan regional. Ketentuan itu perlu diperiksa saat melakukan pendaftaran. 31
Inti perkembangan ini
Proposisi utama AscendNPU IR bersifat arsitektural: membuat perangkat keras Ascend dapat diakses melalui berbagai jalur compiler umum, sambil tetap menyediakan ruang untuk penyetelan performa tingkat rendah.
Triton, TileLang, dan IR dari framework dapat masuk melalui tingkat abstraksi yang lebih tinggi. HFusion kemudian menangani transformasi yang lebih luas, sedangkan HIVM menurunkan tile menjadi keputusan terkait memori, core, komunikasi, dan pipeline yang dibutuhkan perangkat Ascend. 5
11
Ascend 950 memperluas ruang optimasi tersebut melalui SIMD berbasis register, SIMT, dan jalur data Cube–Vector on-chip yang lebih erat. Apakah fitur itu benar-benar menghasilkan performa yang lebih baik dalam penggunaan nyata tetap bergantung pada bentuk operator, tekanan memori, control flow, kematangan compiler, dan chip yang menjadi target.
Namun, dengan dibukanya stack ini, kompromi tersebut menjadi lebih mudah diperiksa. Pengembang compiler dan operator kini juga memiliki jalur untuk ikut memperbaiki cara perangkat keras Ascend digunakan.
Studio Global AI
Lanjutkan penelitian Anda
Halaman ini berisi jawaban yang didukung sumber yang dapat Anda lanjutkan di dalam Studio Global.
Orang-orang juga bertanya
Apa jawaban singkat untuk "AscendNPU IR Huawei Dibuka sebagai Fondasi Compiler untuk Triton dan Bahasa Multi-Front End"?
Huawei membuka AscendNPU IR, fondasi compiler berbasis MLIR di bawah BiSheng, setelah presentasi arsiteknya, Hai Lijuan, pada 1 Agustus 2026.
Apa poin penting yang harus divalidasi terlebih dahulu?
Huawei membuka AscendNPU IR, fondasi compiler berbasis MLIR di bawah BiSheng, setelah presentasi arsiteknya, Hai Lijuan, pada 1 Agustus 2026. HFusion menangani optimasi tingkat tinggi seperti fusi, tiling, dan penjadwalan, sedangkan HIVM memetakan komputasi ke core Cube dan Vector, memori on chip, pipeline, serta instruksi perangkat.
Apa yang harus saya lakukan selanjutnya dalam latihan?
Untuk Ascend 950, stack ini mendukung SIMD berbasis register, SIMT, dan pertukaran data Cube–Vector on chip yang lebih langsung.