Di Balik Alat EDA 3D Universitas Peking untuk Ambisi Chip 'Logic Folding' Huawei

Upaya China mencapai kemandirian semikonduktor memasuki babak baru yang krusial pada akhir Mei 2026. Hanya berselang beberapa hari setelah Huawei mengumumkan arsitektur chip baru yang radikal untuk menghindari pembatasan manufaktur dari AS, Universitas Peking meluncurkan perangkat lunak buatan khusus untuk mewujudkan arsitektur itu. Langkah ini adalah sinyal jelas bahwa sektor akademik, industri, dan pemerintah China sedang bergandengan tangan untuk membongkar satu hambatan teknologi yang paling vital: perangkat lunak Electronic Design Automation (EDA) .

Pada 27 Mei 2026, para peneliti di Sekolah Sirkuit Terpadu Universitas Peking mengumumkan sebuah purwarupa alat desain microchip 3D yang dioptimalkan untuk arsitektur "Logic Folding" milik Huawei . Ini bukanlah alat EDA generik, melainkan sebuah perangkat lunak yang ditargetkan untuk memecahkan tantangan unik dalam mendesain chip secara tiga dimensi, berbeda dengan tata letak planar dua dimensi tradisional. Huawei mengumumkan konsep Logic Folding ini hanya beberapa hari sebelumnya, tepatnya pada 25 Mei, dan menyebutnya sebagai jalur untuk memproduksi semikonduktor kelas industri dalam waktu lima tahun dengan menggunakan prinsip yang disebut "Hukum Skala Tau" (Tau Scaling Law) .

Daripada mengejar transistor yang semakin kecil—jalur yang diblokir oleh sanksi AS yang membatasi akses China ke peralatan pembuat chip mutakhir—Hukum Skala Tau berfokus pada pengurangan waktu yang dibutuhkan sinyal dan data untuk bergerak melalui sebuah chip dan sistem komputasi di sekitarnya . Ini melibatkan pemendekan interkoneksi, penurunan latensi, dan peningkatan efisiensi pergerakan data. Desain logika "terlipat" 3D adalah manifestasi alami dari filosofi ini, tetapi membutuhkan alur kerja desain yang melepaskan diri dari asumsi dua dimensi konvensional. Di sinilah perangkat lunak baru dari Universitas Peking berperan .

Pentingnya perangkat lunak ini secara strategis sulit dipahami tanpa melihat struktur pasar EDA. Setiap chip canggih di muka bumi ini dirancang menggunakan perangkat lunak EDA dari tiga perusahaan: Synopsys, Cadence, dan Siemens EDA . Ketiga perusahaan ini bertindak sebagai jembatan yang tak tergantikan antara kebutuhan fungsional sebuah chip dan apa yang dapat diproduksi oleh pabrik pengecoran (foundry), menerjemahkan miliaran transistor menjadi silikon yang dapat diproduksi . Secara kolektif, "Big 3" ini menguasai lebih dari 85% pasar EDA global, dengan Synopsys sendiri menghasilkan pendapatan diperkirakan 8 miliar dolar AS pada tahun 2025 setelah mengakuisisi Ansys .

Struktur pasarnya berbentuk oligopoli yang mengeras, dipertahankan melalui algoritma kepemilikan selama puluhan tahun, ketergantungan pelanggan yang mendalam (vendor lock-in), serta merger dan akuisisi yang agresif . Pasar perangkat lunak desain chip global bernilai sekitar 8,46 miliar dolar AS pada tahun 2025, dengan margin kotor antara 80% dan 95% . Bagi perusahaan China seperti Huawei, konsentrasi ini adalah titik rawan strategis (choke point). Kontrol ekspor telah membatasi akses Huawei ke versi paling mutakhir dari alat-alat Barat ini, dan kehilangan akses sepenuhnya akan memutus hubungan antara desain chip dan manufaktur.

Alat dari Universitas Peking secara langsung menyasar kerentanan ini untuk jalur arsitektur spesifik Huawei. South China Morning Post menggambarkan perangkat lunak ini kompatibel dengan arsitektur LogicFolding Huawei, menjadikannya bagian dari dorongan terkoordinasi yang semakin cepat oleh pemerintah, industri, dan akademisi China menuju kemandirian teknologi . Ini bukanlah tonggak sejarah EDA pertama China. Pada tahun 2023, Huawei mengumumkan telah menyelesaikan lokalisasi alat EDA untuk chip di atas 14 nanometer melalui kemitraan dengan perusahaan domestik . Pada tahun 2024, perusahaan China X-EPIC memperkenalkan perangkat lunak EDA yang dapat berjalan pada prosesor produksi dalam negeri seperti Huawei dan Phytium .

Yang membuat pengumuman Universitas Peking pada tahun 2026 ini berbeda adalah fokusnya pada arsitektur tiga dimensi berorientasi masa depan yang belum ada dalam produk komersial. Ini adalah taruhan pada lintasan tertentu—di mana peningkatan performa berasal dari kecerdasan desain, bukan dari akses ke simpul manufaktur yang dibatasi—dan sebuah alat purwarupa untuk membuktikan bahwa lintasan itu layak. Apakah Logic Folding dan ekosistem EDA domestik benar-benar dapat menandingi kemampuan trio Synopsys-Cadence-Siemens dalam skala komersial masih menjadi pertanyaan terbuka, tetapi cetak birunya kini telah dipublikasikan.