TSMC Dilaporkan Kejar Kapasitas 2nm 110.000 Wafer dan 3nm 210.000 Wafer per Bulan pada Pertengahan 2027

Laporan terbaru mengarah pada ekspansi agresif produksi chip paling mutakhir TSMC, seiring pelanggan kecerdasan buatan (AI) dan komputasi berkinerja tinggi atau high-performance computing (HPC) membutuhkan lebih banyak kapasitas 3nm dan 2nm. Angka yang paling menarik perhatian—110.000 wafer 2nm per bulan dan 210.000 wafer 3nm per bulan pada pertengahan 2027—belum dikonfirmasi langsung oleh TSMC. 17

Target kapasitas yang dilaporkan untuk pertengahan 2027

Menurut laporan rantai pasok yang dikutip TrendForce, kapasitas bulanan 2nm TSMC diperkirakan naik dari sekitar 90.000 wafer pada akhir 2026 menjadi 110.000 wafer pada pertengahan 2027, atau sekitar 22%. Pada periode yang sama, kapasitas 3nm disebut naik dari lebih dari 180.000 wafer menjadi 210.000 wafer per bulan, bertambah lebih dari 16%. 17

Jika dibandingkan dengan akhir 2025, kenaikan 3nm terlihat jauh lebih besar. Kapasitasnya dilaporkan meningkat dari sekitar 120.000–130.000 wafer per bulan menjadi 210.000 wafer pada pertengahan 2027, atau kira-kira 70% bila rencana tersebut tercapai. 20

Penting untuk membedakan laporan ini dari panduan resmi perusahaan: angka tersebut adalah target yang dilaporkan sumber rantai pasok, bukan proyeksi resmi TSMC. TSMC belum memvalidasi secara terbuka angka kapasitas bulanan spesifik untuk 2nm maupun 3nm tersebut. 1719

Taiwan tetap jadi pusat, Arizona dan Jepang memperluas jejak produksi

Taiwan masih menjadi tulang punggung peningkatan kapasitas node terdepan dalam waktu dekat. Fab 22 TSMC di Kaohsiung disebut menjadi bagian dari ekspansi N2/A16, sementara Fab 20 di Hsinchu juga tercatat sedang meningkatkan kapasitas N2 dan A16. 51

Untuk 3nm, laporan menyebut TSMC mengonversi sebagian peralatan 5nm yang telah ada di Taiwan agar dapat digunakan untuk produksi 3nm. Pemanfaatan ulang dan penyesuaian infrastruktur manufaktur yang telah lolos kualifikasi berpotensi menambah output lebih cepat daripada hanya mengandalkan pabrik baru, meski TSMC belum memaparkan alokasi peralatan per fasilitas secara terbuka. 24

Jejak manufaktur di luar Taiwan juga meluas:

• Arizona, Amerika Serikat: Pabrik pertama telah memulai produksi 4nm. Tahap berikutnya direncanakan untuk teknologi 3nm, 2nm, dan kelas A16. TSMC juga mengumumkan tambahan investasi US$100 miliar untuk lebih banyak pabrik wafer di AS serta kapasitas pengemasan canggih. 4538
• Jepang: Operasi TSMC di Kumamoto berkembang dengan pabrik kedua yang diharapkan mendukung teknologi hingga 3nm, menurut pelaporan mengenai peta jalan manufaktur perusahaan. 51
• Penambahan 3nm global yang dilaporkan: Laporan terpisah menyebut TSMC menambah fasilitas 3nm di Taiwan, Arizona, dan Jepang, di samping konversi peralatan di Taiwan. 33

Waktu pasti serta porsi kapasitas dari tiap lokasi belum sejelas target kapasitas agregatnya. Kesimpulan paling aman: Taiwan memegang peran utama dalam peningkatan kapasitas terdekat, sedangkan Arizona dan Jepang memperluas basis manufaktur TSMC secara geografis dalam jangka lebih panjang.

Permintaan AI memicu siklus investasi besar

TSMC menaikkan rencana belanja modal atau capital expenditure (capex) 2026 menjadi US$60 miliar–US$64 miliar. Perusahaan mengaitkannya dengan permintaan struktural selama beberapa tahun dari AI dan HPC. TSMC juga menyatakan sedang mempercepat perluasan jejak manufaktur global, termasuk pabrik node terdepan dan pengemasan canggih di Taiwan, serta ekspansi di Arizona, Jepang, dan Jerman. 38

Investasi ini bukan semata soal menambah luas pabrik wafer. Node paling maju membutuhkan mesin litografi, peralatan proses, material yang telah dikualifikasi, pembelajaran untuk meningkatkan yield atau tingkat hasil produksi yang layak pakai, serta kapasitas pengemasan yang mampu mengimbangi chip AI yang makin besar dan kompleks.

CoWoS menjadi bagian penting dari hambatan pasokan

Bagi banyak akselerator AI, chip logika mutakhir saja tidak cukup. Chip tersebut juga memerlukan pengemasan canggih untuk menghubungkan die komputasi dengan memori berbandwidth tinggi. Itu sebabnya ekspansi CoWoS TSMC—singkatan dari Chip on Wafer on Substrate—sangat terkait dengan rencana pabrik wafernya.

TrendForce melaporkan kapasitas CoWoS dapat kira-kira dua kali lipat pada 2028, tetapi ini juga merupakan estimasi berbasis rantai pasok, bukan target yang dikonfirmasi langsung oleh TSMC. 17 Secara terpisah, TSMC menyebut kapasitas CoWoS diproyeksikan tumbuh dengan tingkat pertumbuhan tahunan majemuk di atas 80% dari 2022 hingga 2027. 45

Arizona pun direncanakan menjadi bagian dari jaringan pengemasan tersebut. Menurut eksekutif perusahaan yang dikutip Reuters, TSMC berencana membuka pabrik pengemasan chip di Arizona pada 2029. 47

Setelah 2nm: A14, A13, A12, dan N2U

Peta jalan teknologi publik TSMC berlanjut melampaui keluarga N2 atau 2nm:

• A14: Proses kelas 1,4nm A14 dijadwalkan masuk produksi pada 2028. 11
• A13: Kelas 1,3nm A13 ditargetkan pada 2029 dan digambarkan sebagai turunan A14 untuk aplikasi yang berorientasi pada perangkat klien. 10
• A12: Juga ditargetkan pada 2029, A12 melanjutkan jalur A16 untuk HPC dan AI serta menggunakan penyaluran daya dari sisi belakang chip (backside power delivery). 10
• N2U: TSMC juga merencanakan pengembangan keluarga N2, yaitu N2U, pada 2028. 10

Dengan demikian, peningkatan kapasitas 2nm dan 3nm yang dilaporkan bukan sekadar respons jangka pendek terhadap lonjakan pesanan. Kapasitas itu menjadi fondasi manufaktur untuk peralihan TSMC ke generasi proses di bawah 2nm berikutnya.

ASML, High-NA EUV, dan fotomask 12 inci

TSMC dan ASML secara resmi meluncurkan inisiatif industri untuk mengalihkan litografi High-NA EUV dari fotomask 6 inci saat ini ke fotomask 12 inci. Keduanya menargetkan lini percontohan mask 12 inci pada 2031 serta kesiapan sistem litografi pendukung untuk produksi node canggih pada 2033. 2

High-NA EUV dapat terlebih dahulu dipakai dalam produksi dengan mask 6 inci yang ada. Peralihan ke mask yang lebih besar dimaksudkan untuk meningkatkan produktivitas pabrik, menurunkan biaya pembuatan chip, dan mengatasi kendala stitching. 2 Pelaporan menyebut TSMC menargetkan produksi volume tinggi dengan High-NA EUV mulai 2030. Artinya, teknologi ini hadir setelah tonggak produksi A14, A13, dan A12 yang telah diumumkan, bukan menjadi prasyarat bagi generasi awal node tersebut. 311

Hal yang perlu dipantau

Intinya, TSMC tengah berinvestasi pada pembuatan wafer dan pengemasan canggih untuk memenuhi permintaan AI serta HPC yang diperkirakan bertahan. Kenaikan belanja modal, perluasan Arizona, dan peta jalan teknologi jangka panjangnya telah diumumkan atau dilaporkan secara publik. 384711

Namun, target bulanan yang paling sering dikutip—dari 90.000 menjadi 110.000 wafer untuk 2nm, serta dari lebih dari 180.000 menjadi 210.000 wafer untuk 3nm—tetap berasal dari laporan rantai pasok. Angka itu berguna untuk mengukur skala dan laju ekspansi yang diantisipasi hingga pertengahan 2027, tetapi belum seharusnya diperlakukan sebagai panduan kapasitas resmi TSMC sebelum perusahaan memberikan pembaruan langsung. 1719