Huawei Kirin 2026: LogicFolding Capai 238 Juta Transistor per mm² Tanpa EUV

Di ajang IEEE International Symposium on Circuits and Systems (ISCAS) 2026 di Shanghai, Kepala Divisi Chip Huawei, He Tingbo, mempresentasikan Version 2 Tau (τ) Scaling Law dan merilis data produksi terbaru untuk prosesor Kirin 2026 ^GN. Kirin 2026 menjadi chip komersial pertama yang menggunakan arsitektur LogicFolding, teknik stacking 3D yang mampu memberikan lonjakan performa signifikan tanpa harus mengecilkan ukuran transitor atau menggunakan mesin litografi EUV (extreme ultraviolet) ^GH.

Data produksi dari paper Tau Scaling Law

Huawei mengungkapkan bahwa dalam enam tahun terakhir, perusahaan telah mendesain dan memproduksi massal 381 chip berdasarkan Tau Scaling Law. Chip-chip ini digunakan di berbagai perangkat: ponsel pintar, akselerator AI, elektronik otomotif, hingga infrastruktur ^GNN. Beberapa data kunci untuk Kirin 2026 yang dipublikasikan meliputi:

• Kepadatan transitor: 238 juta transitor per milimeter persegi (MTr/mm²), naik 53,5–55% dari generasi sebelumnya yang sebesar 155 MTr/mm² pada node proses yang sama ^TCC.
• Efisiensi energi: Peningkatan efisiensi daya pada inti performa (P-core) mencapai 40–41% ^TPS.
• Frekuensi clock puncak: Sekitar 3,1 GHz untuk inti performa ^PSN.
• Target peta jalan: Pada 2031, Huawei memperkirakan chip kelas atas berbasis Tau Scaling Law akan memiliki kepadatan transitor setara proses 1,4 nm (14 Å) ^GCX.

Cara LogicFolding mempercepat sinyal pada jarak sambungan 1,5 µm

LogicFolding adalah arsitektur chip 3D yang "melipat" sirkuit logika dari satu lapisan datar menjadi dua atau lebih lapisan aktif yang ditumpuk secara vertikal ^CN. Mekanisme utamanya bekerja melalui dua inovasi yang saling terkait:

• Memperpendek jalur kabel kritis: Dengan mendistribusikan jalur logika kritis ke beberapa lapisan yang ditumpuk, jarak fisik yang harus ditempuh sinyal menjadi jauh lebih pendek. Hal ini memotong penundaan resistif-kapasitif (RC delay), yang merupakan komponen dominan dalam waktu propagasi sinyal ^CNYE.
• Sambungan hybrid bonding dengan jarak 1,5 µm: Kirin 2026 menggunakan arsitektur stacking 3D dengan jarak sambungan 1,5 µm yang dimungkinkan oleh teknologi wafer-to-wafer hybrid bonding ^YTX. Teknologi ini memberikan kepadatan sambungan vertikal 16–36× lebih rapat dibandingkan TSV (through-silicon vias) biasa, sehingga memungkinkan pemisahan arsitektur yang lebih terperinci antar-dies dan semakin mengoptimalkan jalur sinyal ^YXC.

Efek gabungan dari pendekatan ini secara langsung memperkecil konstanta waktu τ (penundaan propagasi sinyal) — target optimasi utama dari Tau Scaling Law — tanpa perlu mengecilkan geometri transitor ^GNE. He Tingbo menyatakan bahwa generasi sebelumnya butuh tiga tahun untuk menaikkan kepadatan dari 126 ke 155 MTr/mm², tetapi LogicFolding mampu melompat ke 238 MTr/mm² hanya dalam satu generasi ^TY.

Kepadatan transitor tanpa memperkecil ukuran proses

Huawei berhasil mencapai 238 juta transitor per milimeter persegi (MTr/mm²) pada chip Kirin 2026 tanpa harus pindah ke node manufaktur yang lebih kecil ^TCC. Kepadatan ini sebanding dengan proses 3 nm milik TSMC dan node 18A milik Intel, tetapi dicapai di atas infrastruktur fabrikasi China yang ada, yang secara luas diyakini sebagai proses berbasis DUV kelas 7nm milik SMIC ^BHU.

Metrik	Sebelum LogicFolding	Dengan LogicFolding	Peningkatan
Kepadatan transitor	155 MTr/mm²	238 MTr/mm²	+53,5–55% TCC
Efisiensi daya (P-core)	Baseline	+40–41% TPS
Frekuensi clock puncak	~2,7 GHz (est.)	~3,1 GHz PSN
Node proses	Tidak berubah	Tidak berubah	N/A

Bagaimana strategi ini membantu Huawei menghadapi embargo EUV AS

Larangan ekspor AS menghalangi Huawei untuk membeli mesin litografi EUV buatan ASML, yang sangat penting untuk memola fitur transitor terkecil di bawah 7 nm. Strategi Huawei menerobos kendala ini melalui beberapa taktik yang saling terkait:

• Mengubah metrik: Tau Scaling Law menggantikan scaling geometris (Hukum Moore) dengan scaling waktu, yaitu mengoptimalkan penundaan propagasi sinyal (τ) melalui inovasi arsitektur dan 3D, bukan dengan mengecilkan litografi ^GNT.
• Peningkatan kepadatan tanpa litografi: Peningkatan kepadatan LogicFolding berasal dari stacking vertikal dan koneksi antar-lapisan yang lebih pendek, bukan dari fotolitografi yang lebih halus. Ini memungkinkan Huawei memeras lebih banyak performa dari node proses yang sudah ada dan tidak terkena sanksi ^CCB.
• Hybrid bonding sebagai pengganti EUV: Huawei menggunakan jarak sambungan hybrid bonding 1,5 µm yang sangat agresif. Ini menghasilkan sambungan vertikal yang rapat tanpa memerlukan mesin EUV. Firma analis SemiAnalysis mencatat bahwa langkah ini tampaknya melompati para pesaing dalam teknologi hybrid bonding canggih ^YTX.
• Peta jalan 2031 menuju setara 1,4 nm: Dengan terus menyempurnakan integrasi 3D ala LogicFolding, Huawei mengklaim dapat mencapai kepadatan transitor setara proses 1,4 nm pada 2031 tanpa pernah mengakses peralatan EUV ^GCBX.

CEO NVIDIA, Jensen Huang, berkomentar bahwa Tau Scaling Law merupakan "sebuah terobosan," tetapi menambahkan bahwa hal itu "tidak menjadi ancaman bagi TSMC" ^N.

Catatan penting: Belum ada verifikasi independen

Huawei belum mempublikasikan data benchmark independen atau mengungkapkan foundry China spesifik mana (secara luas diyakini adalah SMIC) yang memproduksi Kirin 2026 ^CHY. Beberapa analis dan publikasi, termasuk The Register dan Tech Times, mencatat bahwa klaim ini harus disikapi dengan hati-hati sampai pengujian pihak ketiga mengonfirmasi performanya ^TCYY. Sampai verifikasi itu muncul, angka-angka yang dilaporkan masih merupakan klaim dari Huawei sendiri.