Mengapa Jensen Huang Menilai Tau Scaling Huawei sebagai Terobosan—namun Bukan Ancaman bagi TSMC

Pesan Jensen Huang saat berada di Taiwan terdengar lebih bernuansa daripada sekadar meremehkan Huawei: Tau (τ) Scaling Law merupakan terobosan penting bagi Huawei, tetapi belum menjadi ancaman bagi TSMC. Menurut penjelasan yang dilaporkan, Huawei sedang menerapkan strategi integrasi 3D untuk mengatasi persoalan industri yang sebenarnya telah dikembangkan TSMC dan produsen chip lain selama bertahun-tahun. 6713

Perbedaan ini penting karena pengumuman Huawei sempat ditafsirkan sebagai tanda bahwa perusahaan tersebut telah mencapai manufaktur 2 nm, 1 nm, atau bahkan 1,4 nm. Bukti yang tersedia mendukung kesimpulan yang lebih terbatas: Huawei mengusulkan cara untuk meningkatkan kepadatan efektif dan kecepatan sinyal tanpa hanya mengandalkan penyusutan litografi. Namun, arsitektur itu masih harus membuktikan kinerja, hasil produksi, perilaku termal, dan keekonomiannya dalam skala besar. 1317

Apa yang ingin diubah Huawei lewat Tau Scaling?

Dalam pendekatan tradisional, peningkatan kemampuan semikonduktor terutama dicapai dengan membuat transistor semakin kecil. Tau Scaling Huawei mengusulkan sasaran yang berbeda: mempercepat pergerakan sinyal dengan mengurangi waktu rambat antarkomponen, sirkuit, chip, dan sistem. Simbol Yunani τ (tau) merujuk pada waktu yang berkaitan dengan keterlambatan tersebut. 25

Teknik arsitektur yang diperkenalkan bersama prinsip itu disebut LogicFolding. Sirkuit yang biasanya disusun secara datar dalam tata letak dua dimensi diatur ulang menjadi struktur vertikal dengan koneksi yang lebih rapat. Tujuannya adalah menempatkan fungsi logika, analog, dan memori lebih berdekatan, sehingga jalur sinyal penting menjadi lebih pendek dan kepadatan efektif meningkat tanpa harus langsung beralih ke proses transistor yang lebih kecil. 127

Laporan mengenai komentar Huang menyebut pendekatan ini memanfaatkan penumpukan chiplet dan hybrid bonding untuk meningkatkan jumlah transistor dalam sebuah chip—berpotensi menggandakan, melipatgandakan, atau bahkan melipatempatkan jumlahnya—tanpa memperkecil lebar jalur proses semikonduktor. Namun, angka tersebut masih merupakan kemampuan yang dilaporkan dari pendekatan itu, bukan hasil yang telah diverifikasi secara independen pada produk komersial. 612

Mengapa Huang menyebutnya terobosan bagi Huawei?

Bagi Huawei, daya tarik Tau Scaling bukan hanya soal teknis, tetapi juga strategis. Arsitektur yang mampu menghasilkan kinerja atau kepadatan lebih tinggi dari proses manufaktur yang tersedia dapat menjadi jalur alternatif ketika akses terhadap sejumlah peralatan pembuatan chip canggih masih dibatasi. Huawei menyatakan chip kelas atasnya dapat mencapai kepadatan transistor yang setara dengan proses 1,4 nm pada 2031. 417

Jika berhasil diwujudkan, pencapaian itu akan signifikan. Hal tersebut menunjukkan bahwa arsitektur sistem, interkoneksi, dan teknologi pengemasan dapat melengkapi penyusutan transistor ketika pengecilan fisik semakin sulit atau akses terhadapnya semakin terbatas.

Namun, istilah “setara 1,4 nm” bukan berarti transistor benar-benar diproduksi dengan proses 1,4 nm. Target Huawei mengacu pada kesetaraan kepadatan transistor. Laporan yang tersedia juga menyebut perusahaan belum memberikan data kinerja independen untuk membuktikan bahwa chip masa depannya akan menyamai kinerja keseluruhan, efisiensi daya, hasil produksi, atau keandalan proses 1,4 nm terdepan. 1317

Mengapa bukan ancaman bagi TSMC?

Perbandingan Huang pada dasarnya menyangkut kematangan teknologi dan kemampuan eksekusi. TSMC telah menghabiskan waktu bertahun-tahun mengembangkan penumpukan die, integrasi 3D, dan pengemasan canggih sebagai pelengkap penyusutan transistor. Dalam laporan mengenai pernyataan Huang, ia mengatakan TSMC dan Taiwan telah memiliki teknologi terkait selama sekitar satu dekade. 71213

Respons TSMC menyampaikan pembedaan serupa. Perusahaan menggambarkan usulan Huawei sebagai “3-D scaling, not revolutionary”—penskalaan 3D, bukan sesuatu yang revolusioner. TSMC juga menekankan bahwa pengemasan canggih, penumpukan chip, dan metode integrasi lain semakin penting di samping peningkatan kepadatan transistor.

Itu bukan berarti pekerjaan Huawei tidak relevan. Artinya, LogicFolding belum otomatis menjadi pengganti teknologi proses atau ekosistem manufaktur TSMC. TSMC dapat menggabungkan transistor yang lebih kecil dengan pengemasan canggih, sementara Huawei menjadikan integrasi vertikal sebagai alternatif yang lebih utama terhadap penyusutan geometri.

Karena itu, pertanyaan kompetitifnya bukan sekadar siapa yang memiliki teknologi integrasi 3D. Pertanyaan yang lebih menentukan adalah siapa yang mampu merancang, memproduksi, menyambungkan, menguji, mencapai tingkat hasil produksi tinggi, dan meningkatkan skala sistem secara andal serta ekonomis.

Tantangan teknisnya masih panjang

Desain bertumpuk memang dapat memperpendek jalur sinyal, tetapi penambahan lapisan vertikal juga menghadirkan persoalan rekayasa yang rumit. Panas harus dikeluarkan dari struktur yang lebih padat, proses penyambungan dan pascapemrosesan harus menghasilkan tingkat keberhasilan yang tinggi, dan sistem yang terbentuk perlu diverifikasi serta diuji secara menyeluruh. Alur kerja perangkat lunak otomasi desain elektronik (EDA), manajemen termal, kemampuan perbaikan, dan produksi massal juga dapat menjadi lebih kompleks ketika semakin banyak fungsi diintegrasikan secara vertikal. 136

Tantangan tersebut penting karena tonggak Huawei yang paling dekat masih berupa rencana. Perusahaan menyatakan chip ponsel Kirin dengan arsitektur Tau Scaling bernama LogicFolding dijadwalkan hadir pada musim gugur 2026. Namun, laporan yang tersedia mencatat bahwa produk tersebut belum menyertakan hasil pengujian independen dan belum memiliki rekam jejak produksi volume tinggi yang terkonfirmasi. 317

Apa yang perlu dipantau?

Ujian pertama adalah apakah chip Kirin berbasis LogicFolding benar-benar memberikan keunggulan terukur pada produk nyata, bukan hanya dalam proyeksi arsitektur. Bukti yang paling relevan akan mencakup pengujian independen, konsumsi daya, kinerja termal berkelanjutan, hasil produksi, serta bukti bahwa Huawei mampu membuat desain tersebut dalam volume yang relevan secara komersial.

Ujian jangka panjangnya adalah target kepadatan setara 1,4 nm pada 2031. Bahkan jika target itu tercapai, hasilnya perlu dinilai secara terpisah dari nama node prosesnya. Kinerja chip tidak hanya ditentukan oleh jumlah transistor. Kecepatan interkoneksi, akses memori, penyaluran daya, pendinginan, perangkat lunak, kualitas pengemasan, dan konsistensi produksi juga memiliki peran penting.

Kesimpulan

Posisi Huang dapat diringkas dalam satu kalimat: Tau Scaling mungkin merupakan terobosan besar bagi Huawei karena menawarkan jalur alternatif menuju kepadatan chip dan kecepatan sinyal yang lebih baik, tetapi saat ini belum menjadi ancaman jangka pendek bagi kemampuan manufaktur dan pengemasan canggih TSMC. 613

Pembacaan yang paling adil bukanlah bahwa Huawei telah mencapai manufaktur 2 nm, 1 nm, atau 1,4 nm. Huawei baru mengusulkan strategi arsitektur 3D yang berpotensi mengekstrak kinerja lebih besar dari proses manufaktur yang kurang maju—dan kini harus membuktikannya melalui hasil independen serta produksi massal yang konsisten. 1317