Jawaban singkatnya: Siemens membantu Arm dengan infrastruktur verifikasi prasilikon berbantuan hardware. Fokusnya adalah emulasi lewat Veloce Strato CS dan prototyping FPGA lewat Veloce proFPGA CS, sehingga Arm dapat menguji Arm AGI CPU dari blok kecil sampai sistem penuh sebelum tapeout—tahap ketika desain chip dikunci dan dikirim untuk diproduksi ^[5].

Mengapa validasi ini penting

Arm AGI CPU diperkenalkan sebagai CPU pusat data rancangan Arm untuk infrastruktur agentic AI, sekaligus langkah Arm memperluas platformnya dari IP dan Compute Subsystems ke produk silikon produksi ^[1]. Chip ini dibangun di atas platform Arm Neoverse Compute Subsystem, atau CSS, V3 dan ditujukan untuk komputasi pusat data cloud yang berperforma tinggi sekaligus hemat energi ^[5].

Untuk desain sebesar ini, risiko utamanya bukan hanya apakah rangkaian logikanya benar. Arm juga perlu memastikan target performa, konsumsi daya, latensi, integrasi antarkomponen, dan kesiapan software sudah masuk akal sebelum chip fisik tersedia. Jika masalah besar baru ditemukan setelah tapeout, biaya dan waktunya bisa jauh lebih berat.

Peran Veloce Strato CS

Siemens mengatakan Arm menggunakan Veloce Strato CS, platform verifikasi berbantuan hardware, untuk mendukung verifikasi Arm AGI CPU “from subsystem through full-system level” atau dari tingkat subsistem hingga sistem penuh ^[5]. Dengan kata lain, pengujian tidak berhenti pada satu blok desain saja, tetapi diperluas ke cara blok-blok utama bekerja bersama sebagai satu sistem.

Sasarannya adalah memeriksa kebutuhan performa, latensi, dan daya yang dibutuhkan untuk deployment hyperscale sebelum tapeout ^[5]. Dalam konteks pusat data AI, ini krusial karena beban kerja tidak berjalan pada satu chip secara terisolasi, melainkan dalam skala rak dan sistem yang sangat besar.

Skalanya bukan simulasi biasa

Menurut Siemens, verifikasi ini dilakukan dalam skala besar. Karima Dridi dari Arm menyebut bahwa Siemens memungkinkan verifikasi sistem penuh Arm AGI CPU dalam skala besar dengan beberapa tower Veloce Strato CS ^[5].

Skala itu dibutuhkan karena desainnya kompleks: ada arsitektur CSS multi-die, core Neoverse V-series, interkoneksi berkecepatan tinggi, PCIe Gen6, NVMe, dan CXL. Siemens berpendapat perangkat EDA tradisional saja tidak cukup untuk memverifikasi desain semacam itu dengan skala dan fidelitas yang dibutuhkan ^[5].

Veloce proFPGA CS untuk kesiapan software

Selain emulasi, Siemens juga memakai Veloce proFPGA CS untuk prototyping prasilikon. Platform ini memungkinkan prototipe berbasis FPGA berjalan mendekati kecepatan real-time, sehingga tim dapat memulai validasi software, pengembangan driver, dan bring-up sistem beberapa bulan sebelum silikon fisik tersedia ^[5].

Ini penting karena CPU pusat data modern tidak hanya dinilai dari desain hardware-nya. Ekosistem software, driver, dan proses bring-up harus siap ketika chip mulai tersedia agar penerapan di lingkungan produksi tidak tertunda.

Intinya

Siemens membantu Arm menurunkan risiko Arm AGI CPU sebelum tapeout melalui tiga lapis pekerjaan: emulasi full-chip dengan Veloce Strato CS, verifikasi dari subsistem sampai sistem penuh dalam skala besar, dan prototyping FPGA dengan Veloce proFPGA CS untuk kesiapan software ^[5].

Hasil yang ingin dicapai adalah desain yang lebih matang sebelum masuk produksi: target performa, daya, latensi, integrasi sistem, dan kesiapan software bisa diuji lebih awal untuk kebutuhan pusat data AI berskala hyperscale.