ASML High‑NA EUV dan Awal Era Chip Sub‑2 Nanometer

Peningkatan ini penting karena pada node proses modern, pola sirkuit sangat kecil sehingga sering harus dicetak melalui multi‑patterning—proses mencetak satu lapisan beberapa kali lalu menyusunnya kembali. Teknik tersebut memperlambat produksi dan meningkatkan risiko cacat.

Dengan High‑NA EUV, beberapa lapisan kritis dapat dicetak langsung dalam satu langkah atau lebih sedikit langkah dibanding sebelumnya. Dampaknya meliputi:

• Fitur transistor yang lebih kecil
• Interkoneksi lebih rapat
• Proses manufaktur lebih sederhana untuk beberapa lapisan
• Potensi peningkatan yield dan waktu produksi

Teknologi ini dipandang sebagai salah satu kunci untuk node logika sub‑2 nm dan skala memori generasi berikutnya.

Mesin seharga ratusan juta dolar

Mesin High‑NA EUV termasuk peralatan manufaktur paling rumit yang pernah dibuat manusia.

• Harga: sekitar $350 juta hingga $400 juta per unit.
• Ukuran fisik: kira‑kira sebesar bus tingkat dengan ribuan komponen presisi.
• Throughput: sekitar 175–200 wafer per jam pada sistem produksi saat ini, dengan target peningkatan di generasi berikutnya.

Karena investasi yang sangat besar, produsen chip harus menghitung dengan hati‑hati apakah pengurangan langkah litografi dan peningkatan kepadatan transistor dapat mengimbangi biaya mesin tersebut.

Perusahaan yang mulai mengadopsi

Adopsi awal High‑NA EUV masih terbatas pada perusahaan semikonduktor terbesar di dunia.

• Intel menjadi salah satu pelanggan pertama dan bekerja sama erat dengan ASML dalam pengembangan teknologi ini.
• Samsung Electronics dilaporkan menerima sistem yang ditujukan untuk lini produksi masa depan.
• SK hynix telah memasang mesin High‑NA untuk mempercepat pengembangan memori generasi berikutnya.

Laporan industri juga menyebut bahwa Intel, Samsung, dan SK hynix kemungkinan akan menjadi pengguna awal utama ketika teknologi ini masuk fase produksi penuh.

Kapan chip pertama akan diproduksi

High‑NA EUV sudah mulai keluar dari fase prototipe.

• Pengiriman mesin awal dimulai sekitar 2025 dan mulai meluas pada 2026.
• Banyak analis industri memperkirakan produksi massal skala besar menggunakan High‑NA EUV akan dimulai sekitar 2027–2028.

Untuk beberapa tahun ke depan, EUV standar dan High‑NA EUV kemungkinan akan digunakan bersamaan. Banyak lapisan chip masih dapat diproduksi secara efisien dengan sistem EUV generasi sebelumnya yang terus ditingkatkan.

Dampak untuk prosesor logika

Pada chip logika—seperti CPU, GPU, dan akselerator AI—High‑NA EUV memungkinkan:

• Transistor lebih kecil
• Kepadatan transistor lebih tinggi
• Potensi peningkatan performa dan efisiensi energi

Hal ini sangat penting untuk akselerator AI dan komputasi performa tinggi, di mana jumlah transistor berbanding langsung dengan kemampuan komputasi.

Dampak untuk chip memori

Teknologi ini juga relevan untuk industri memori.

Untuk DRAM generasi baru, produsen harus terus mengecilkan ukuran fitur agar kapasitas dan bandwidth meningkat. High‑NA EUV diperkirakan dapat membantu memungkinkan struktur DRAM sub‑2 nm yang diperlukan untuk sistem AI masa depan dengan kebutuhan memori sangat besar.

Permintaan AI mendorong strategi ASML

ASML berada di pusat rantai pasokan chip paling canggih di dunia. Dalam laporan keuangan terbaru, perusahaan mencatat penjualan bersih €32,7 miliar dan laba bersih €9,6 miliar pada 2025.

Manajemen perusahaan menyebut ledakan permintaan komputasi AI sebagai pendorong utama kebutuhan chip dengan kepadatan transistor lebih tinggi dan memori bandwidth tinggi.

Karena itu, High‑NA EUV bukan hanya inovasi teknis—tetapi juga pilar bisnis jangka panjang bagi ASML, yang saat ini merupakan satu‑satunya pemasok sistem litografi EUV untuk chip paling canggih di dunia.

Ekspansi global dan proyek di India

Selain teknologi baru, ASML juga memperluas kemitraan global.

Pada 2026, Tata Electronics dan ASML menandatangani kesepakatan untuk mendukung pembangunan fasilitas fabrikasi semikonduktor front‑end pertama di India, yang berlokasi di Gujarat.

Proyek tersebut melibatkan investasi sekitar $11 miliar untuk pabrik wafer 300 mm sebagai bagian dari upaya India membangun industri chip domestik.

Peralatan litografi ASML akan digunakan dalam fasilitas tersebut, meskipun belum ada konfirmasi publik bahwa High‑NA EUV akan dipasang di sana.

Gambaran besar industri chip

High‑NA EUV adalah peningkatan terbesar dalam litografi semikonduktor sejak EUV pertama kali diperkenalkan. Dengan kemampuan mencetak pola lebih kecil dalam lebih sedikit langkah, teknologi ini memberi industri jalur untuk melanjutkan peningkatan kepadatan transistor di era sub‑2 nm.

Namun, teknologi ini juga datang dengan biaya dan kompleksitas luar biasa. Hanya segelintir perusahaan yang mampu mengadopsinya dalam waktu dekat.

Jika jadwal industri berjalan sesuai rencana, akhir dekade 2020‑an kemungkinan akan menjadi momen ketika High‑NA EUV berubah dari teknologi eksperimental menjadi fondasi produksi chip paling canggih di dunia.