Reaksi langsungnya adalah reli yang kuat di seluruh saham semikonduktor China karena para investor bertaruh pada potensi solusi untuk menyiasati sanksi, tetapi pengumuman tersebut juga menuai skeptisisme tajam dari para analis industri yang mencatat bahwa peta jalan tersebut masih belum memiliki silikon fisik.
Pada intinya, LogicFolding adalah sebuah penyimpangan dari perlombaan tradisional untuk mengecilkan transistor secara horizontal. Sebaliknya, Huawei mengusulkan untuk menumpuk sirkuit logika secara vertikal guna meningkatkan kepadatan transistor. Perusahaan mengklaim pendekatan ini dapat meningkatkan kepadatan hingga 55% dan meningkatkan efisiensi daya hingga 41% tanpa memerlukan peralatan litografi paling canggih dari ASML .
Hukum Skala Tau menyediakan kerangka teoritis di balik poros ini. Alih-alih mengikuti Hukum Moore dan fokusnya pada penskalaan geometris — membuat transistor secara fisik lebih kecil — prinsip baru Huawei berpusat pada kompresi penundaan propagasi sinyal dan waktu pergerakan data (tau, atau τ) di seluruh tumpukan komputasi. He Tingbo mengatakan perusahaannya menghabiskan enam tahun mengembangkan metodologi ini dan telah menerapkannya di seluruh lini chip mereka .
"Hukum Skala τ menempatkan waktu yang dibutuhkan sinyal dan data untuk bergerak melalui sebuah chip dan sistem di sekitarnya sebagai pusat desain," demikian pernyataan pengumuman Huawei . Idenya adalah dengan memperpendek kabel, mengurangi latensi, dan mengoptimalkan aliran data, Huawei dapat terus mendorong kinerja maju bahkan ketika penyusutan transistor lebih lanjut diblokir oleh kontrol ekspor.
Klaim yang paling menarik perhatian adalah linimasanya: chip kelas 1.4 nanometer pada tahun 2031. Sebagai konteks, TSMC telah menyatakan akan memulai produksi massal proses 1.4nm miliknya pada tahun 2028 . Target Huawei akan menutup kesenjangan beberapa generasi, meskipun masih tertinggal tiga tahun dari jadwal yang dinyatakan oleh pemimpin industri tersebut.
Dalam waktu yang lebih dekat, perusahaan mengatakan prosesor smartphone Kirin mendatang — yang diharapkan pada akhir 2026 — akan menjadi yang pertama mengadopsi arsitektur LogicFolding. Chip tersebut diproyeksikan mencapai 238 juta transistor per milimeter persegi, dengan kecepatan clock sekitar 13% lebih cepat dan peningkatan efisiensi daya 41% . LogicFolding juga dijadwalkan untuk chip AI Ascend Huawei pada tahun 2030 dan untuk klaster AI skala besar di pusat data .
Respons pasar saham cepat dan luas. Di pasar saham A-share daratan China, SMIC melonjak sebanyak 19%, mencapai total kapitalisasi pasar sebesar RMB 1,25 triliun . Hua Hong Semiconductor naik dengan batas perdagangan harian penuh 20%. Dongxin Semiconductor, ACM Research (Shanghai), dan Yongxi Electronics juga mencapai batas atas 20% mereka, sementara Cambricon melonjak lebih dari 8% . Reli meluas melampaui pabrik pengecoran (foundry) ke sektor semikonduktor, PCB, pengemasan canggih, dan chip memori .
Ketika pasar Hong Kong dibuka kembali setelah libur pada 26 Mei, momentum berlanjut. SMIC naik sebanyak 16% di Hong Kong, sementara Hua Hong Semiconductor melonjak hampir 12%. GigaDevice dan Innoscience maju 4% hingga 7% . Para analis mengutip "optimisme baru" bahwa pembuat chip China dapat mempersempit jarak dengan para pesaing asing meskipun ada pembatasan ekspor AS .
Terlepas dari semua antusiasme pasar, komunitas teknis telah mengibarkan beberapa bendera merah.
Belum ada chip yang berfungsi. Presentasi ISCAS adalah metodologi desain dan peta jalan yang diproyeksikan. Belum ada chip LogicFolding fisik yang didemonstrasikan, dan klaim tentang peningkatan kepadatan dan efisiensi tetap bersifat teoritis . Mengubah arsitektur chip menjadi produk yang diproduksi memerlukan proses pabrik yang layak untuk menumpuk lapisan logika secara vertikal — sebuah tantangan yang tidak sepele.
Kesenjangan EUV belum hilang. Meskipun LogicFolding bertujuan untuk mengurangi ketergantungan pada mesin EUV paling canggih, itu tidak sepenuhnya menghilangkan kebutuhan akan litografi yang mumpuni. "Akan lebih mudah untuk membuat chip 7nm" dengan LogicFolding daripada benar-benar mencapai kepadatan setara 1.4nm tanpa EUV, catat seorang analis industri . Pendekatan ini mungkin membantu pada node yang matang, tetapi mencapai kepadatan terdepan yang sebenarnya tanpa peralatan paling canggih ASML masih belum terbukti.
Cakrawala lima tahun dengan risiko eksekusi tinggi. Industri semikonduktor penuh dengan pengumuman arsitektur ambisius yang gagal memberikan hasil dalam skala besar. Hukum Skala Tau adalah kerangka heuristik — sebuah filosofi desain — bukan hukum fisik, sehingga lebih sulit untuk divalidasi secara independen atau dibandingkan dengan transisi node konvensional .
Latar belakang sanksi semakin intensif. Pengumuman tersebut muncul hanya beberapa minggu setelah anggota parlemen AS memperkenalkan Undang-Undang MATCH, sebuah RUU bipartisan yang akan lebih memperketat kontrol ekspor dengan membatasi peralatan litografi DUV imersi ke China . Ini adalah mesin yang lebih tua namun masih mumpuni yang selama ini diandalkan oleh pabrik-pabrik China untuk pekerjaan tingkat lanjut. Jika Undang-Undang MATCH disahkan, bahkan peralatan cadangan yang mungkin dibutuhkan peta jalan LogicFolding bisa menjadi lebih sulit diakses.
Lonjakan saham bukanlah vonis atas kelayakan teknis LogicFolding, melainkan sinyal betapa sensitifnya ekuitas semikonduktor China terhadap narasi swasembada apa pun. Bagi investor, pidato utama ISCAS mewakili sesuatu yang nyata untuk diperhitungkan: arsitektur yang diberi nama, linimasa publik, dan stempel dari eksekutif chip puncak Huawei yang berbicara di konferensi IEEE besar.
Apakah LogicFolding dan Hukum Skala Tau pada akhirnya menghasilkan chip kelas 1.4nm pada tahun 2031 masih menjadi pertanyaan terbuka. Pasar telah membuat taruhan jangka pendeknya. Bukti rekayasanya masih lima tahun lagi.