Intel का EMIB-T ब्रेकथ्रू: AI चिप पैकेजिंग की नई सीमा, 15-25 किलोवॉट तक के पैकेज के लिए समाधान

वैलिडेटेड पैकेज कॉन्फ़िगरेशन और रोडमैप

Intel ने वर्तमान उत्पादन से लेकर भविष्य के लक्ष्यों तक का एक स्पष्ट रोडमैप प्रकाशित किया है :

• वर्तमान उत्पादन: Rio Rancho, न्यू मैक्सिको से 8× रेटिकल आकार के पैकेज शिप हो रहे हैं।
• ECTC 2026 में वैलिडेटेड: 36/35 µm पिच पर EMIB-T के साथ 2× रेटिकल पैकेज ।
• 2026 में प्रोडक्शन रोलआउट: EMIB-T इस वर्ष फैब प्रोडक्शन में प्रवेश कर रहा है ।
• 2028 रोडमैप: >12× रेटिकल आकार (एकल पैकेज >10,000 mm²) ।
• भविष्य का लक्ष्य: अत्यधिक पैमाने के AI चिप्स के लिए 24× रेटिकल तक ।

Intel ने NEPCON जापान 2026 में एक 10-2-10 थिक-कोर ग्लास सब्सट्रेट का भी प्रदर्शन किया, जिसका उद्देश्य Rio Rancho में AI चिप पैकेजिंग के लिए ग्लास सब्सट्रेट्स का दुनिया का पहला बड़े पैमाने पर उत्पादन करना है ।

15-25 किलोवॉट पैकेजों के लिए पावर, कूलिंग और एनर्जी स्टोरेज

हाइपर-लार्ज पैकेज पावर डिलीवरी, हीट एक्सट्रैक्शन और ट्रांज़िएंट पावर स्मूथिंग में अभूतपूर्व चुनौतियाँ पेश करते हैं। Intel 15-25 किलोवॉट पर काम करने वाले पैकेजों को सपोर्ट करने के लिए एक बहु-आयामी बुनियादी ढाँचा विकसित कर रहा है :

• EMIB-T TSVs के माध्यम से पावर डिलीवरी: EMIB-T में थ्रू-सिलिकॉन वायस ब्रिज इंटरकनेक्ट के माध्यम से सीधे बहुत अधिक करंट डिलीवरी को सक्षम बनाते हैं, जो HBM4/4e-क्लास मेमोरी पावर आवश्यकताओं को पूरा करता है ।
• डिस्ट्रीब्यूटेड हीट एक्सट्रैक्शन: Intel ने अल्ट्रा-लार्ज पैकेजों के लिए एक नए डिस्ट्रीब्यूटेड हीट डिसिपेशन आर्किटेक्चर का प्रदर्शन किया है, जो पारंपरिक सिंगल-पॉइंट थर्मल समाधानों से आगे बढ़ता है ।
• माइक्रोफ्लुइडिक कूलिंग: ECTC 2026 में, Intel ने मल्टी-किलोवॉट चिप्स की अत्यधिक थर्मल डेंसिटी को संभालने के लिए सीधे पैकेज सब्सट्रेट में एकीकृत माइक्रोफ्लुइडिक कूलिंग प्रगति प्रस्तुत की ।
• ऑन-पैकेज एनर्जी स्टोरेज: Intel ने 15-25 kW पैकेज डोमेन के लिए ट्रांज़िएंट पावर डिलीवरी को स्मूथ करने के लिए कैपेसिटर-इंटीग्रेटेड सब्सट्रेट तकनीकों का खुलासा किया है ।

ये तकनीकें एक साथ काम करने के लिए डिज़ाइन की गई हैं, जिससे एक ही पैकेज पावर स्तरों को खींच और नष्ट कर सकता है जो पहले पूरे सर्वर रैक के लिए आरक्षित थे।

बाहरी भागीदार: पारिस्थितिकी तंत्र का विस्तार

Intel EMIB-T और ग्लास सब्सट्रेट पैकेजिंग को व्यापक बाजार में लाने के लिए एक व्यापक पारिस्थितिकी तंत्र का निर्माण कर रहा है।

Tessolve (EMIB-आधारित डिज़ाइन एनेबलमेंट)

27-28 जुलाई 2026 को, Tessolve ने EMIB तकनीक का उपयोग करके पैकेज डिज़ाइन का समर्थन करने के लिए Intel Foundry के साथ एक सहयोग की घोषणा की । Tessolve अब Intel Foundry ग्राहकों को हेटेरोजिनियस मल्टी-चिपलेट EMIB डिज़ाइनों में मदद करने के लिए तैयार है, जो एंड-टू-एंड सेमीकंडक्टर डिज़ाइन और पैकेजिंग सेवाएँ प्रदान करता है। यह चिप डिज़ाइनरों के एक व्यापक पारिस्थितिकी तंत्र को इन-हाउस विशेषज्ञता विकसित किए बिना Intel की उन्नत पैकेजिंग को अपनाने में सक्षम बनाता है।

Lens Technology (ग्लास सब्सट्रेट पैकेजिंग)

24 जुलाई 2026 को, Intel ने चीनी प्रेसिजन ग्लास निर्माता Lens Technology के साथ ग्लास सब्सट्रेट्स के लिए थ्रू-ग्लास वाया (TGV) उन्नत पैकेजिंग का संयुक्त रूप से पता लगाने के लिए एक समझौता ज्ञापन (MoU) पर हस्ताक्षर किए । Lens Technology इस प्रयास के लिए एक समर्पित 30,000 m² ग्लास सब्सट्रेट सुविधा का निर्माण कर रही है । यह सहयोग वर्तमान में गैर-बाध्यकारी है और प्रक्रिया विकास और सत्यापन पर केंद्रित है, अभी तक कोई प्रतिबद्ध उत्पादन अनुबंध नहीं है ।

EDA विक्रेता

Intel के चिपलेट अलायंस प्रोग्राम में तीनों प्रमुख EDA विक्रेता (Cadence, Synopsys, Siemens EDA) EMIB-T डिज़ाइन वर्कफ़्लो विकसित कर रहे हैं ।

प्रतिस्पर्धी परिदृश्य: TSMC, Samsung और AMD के मुकाबले Intel कहाँ खड़ा है?

Intel का पैकेजिंग पुश उन्नत पैकेजिंग में स्थापित नेताओं को सीधी चुनौती है।

• TSMC वॉल्यूम में अग्रणी बना हुआ है। इसका CoWoS (चिप-ऑन-वेफर-ऑन-सब्सट्रेट) प्लेटफ़ॉर्म NVIDIA और AMD AI एक्सेलेरेटर के लिए प्राथमिक पैकेजिंग समाधान है। TSMC ने ECTC 2025 में CoWoS पर डायरेक्ट-टू-सिलिकॉन लिक्विड कूलिंग का प्रदर्शन किया, जिसने 3,300 mm² इंटरपोज़र्स पर 2.6 kW+ TDP पर 0.055°C/W थर्मल रेजिस्टेंस हासिल किया । TSMC ने ग्लास कोर सब्सट्रेट विकास की भी घोषणा की है, लेकिन उत्पादन के लिए "इस दशक की दूसरी छमाही" को लक्षित किया है - जो Intel के 2026 ग्लास सब्सट्रेट पुश से पीछे है । CNBC ने अप्रैल 2026 में रिपोर्ट दी कि NVIDIA CoWoS क्षमता हथिया रहा था और एक द्वितीयक पैकेजिंग आपूर्तिकर्ता के रूप में Intel की खोज कर रहा था, जो दर्शाता है कि TSMC आपूर्ति-बाधित है ।

• Samsung I-Cube (2.5D) और X-Cube (3D) पैकेजिंग प्रदान करता है। Samsung 3D स्टैकिंग और अपने स्वयं के ग्लास सब्सट्रेट प्रोग्राम के लिए हाइब्रिड कॉपर बॉन्डिंग (HCB) पर आक्रामक है, लेकिन 4-6× से परे रेटिकल-स्केल पैकेजों पर कम विवरण का खुलासा किया है।

• AMD अपने MI300/MI400 श्रृंखला AI एक्सेलेरेटर के लिए मुख्य रूप से TSMC CoWoS पर निर्भर करता है और चिपलेट इंटरकनेक्ट के लिए अपने स्वयं के इन्फिनिटी आर्किटेक्चर का उपयोग करता है। AMD अपने स्वयं के पैकेजिंग फैब नहीं चलाता है, इसलिए यह एक ग्राहक है - प्रत्यक्ष पैकेजिंग तकनीक प्रतियोगी नहीं।

मुख्य तुलना: Intel बनाम TSMC

Intel का अंतर पैकेज आकार में नेतृत्व और वर्टिकल इंटीग्रेशन (एक ही छत के नीचे डिज़ाइन + फैब + पैकेजिंग) है। TSMC की बढ़त सिद्ध उच्च-मात्रा निर्माण परिपक्वता, एक विशाल ग्राहक पारिस्थितिकी तंत्र और आज प्रति mm² बेहतर थर्मल प्रदर्शन है। Intel का दांव यह है कि AI उद्योग को CoWoS की तुलना में कहीं अधिक बड़े पैकेजों की आवश्यकता होगी, और इसकी Rio Rancho सुविधा प्रतिस्पर्धियों के बढ़ने से पहले उन्हें वितरित कर सकती है।