प्रिनानो का दृष्टिकोण, जो उसके मालिकाना PL-AS वैक्यूम-प्रेशर वेफ़र-लेवल NIL उपकरण का उपयोग करता है, मूल रूप से कहीं अधिक सरल है। यह प्रक्रिया कुछ इस प्रकार काम करती है:

• यांत्रिक स्टैम्पिंग: नैनोस्केल सर्किट पैटर्न से उत्कीर्ण एक क्वार्ट्ज़ कम्पोजिट टेम्पलेट को वेफ़र पर लगी एक विशेष प्रतिरोधी परत (रेज़िस्ट) पर सीधे दबाया जाता है। यह यांत्रिक छाप एक ही चरण में पैटर्न को स्थानांतरित कर देती है, ठीक वैसे ही जैसे रिकॉर्ड बनाने के लिए उसे दबाया जाता है, लेकिन नैनोस्केल रिज़ॉल्यूशन पर।
• लागत बढ़ाने वाले कारकों का खात्मा: PL-AS सिस्टम की यांत्रिक संरचना DUV स्कैनर की तुलना में कहीं अधिक सरल है। इसमें किसी जटिल एक्साइमर लेज़र स्रोत, अल्ट्रा-प्रिसाइज़ प्रोजेक्शन ऑप्टिक्स और वैक्यूम अल्ट्रावॉयलेट इलुमिनेशन सिस्टम की ज़रूरत नहीं होती ।
• लंबी आयु वाले उपभोज्य: छाप प्रक्रिया में उपयोग किए जाने वाले क्वार्ट्ज़ कम्पोजिट टेम्पलेट्स का जीवनकाल पारंपरिक DUV फोटोमास्क की तुलना में काफी लंबा होता है, जो समय के साथ प्रति-वेफ़र लागत को और कम करता है ।
• कस्टम डुअल-लेयर रेज़िस्ट सिस्टम: पूरे 8-इंच वेफ़र पर नैनोस्केल एकरूपता प्राप्त करने के लिए, प्रिनानो ने एक मालिकाना दो-परत छाप रेज़िस्ट मटेरियल सिस्टम और वैक्यूम-प्रेशर प्रक्रिया विकसित की। यह नवाचार कार्यात्मक फोटोनिक चिप्स के लिए आवश्यक रिज़ॉल्यूशन पर दोहराए जा सकने योग्य पैटर्निंग के लिए महत्वपूर्ण था ।

इसका परिणाम यह है कि निर्माण लागत पारंपरिक DUV-आधारित प्रक्रिया की तुलना में लगभग 10% रह जाती है । यह बचत मुख्य रूप से उपकरण की नाटकीय रूप से कम लागत और छाप टेम्पलेट्स के विस्तारित जीवनकाल से आती है।

हेडलाइंस से परे: चिप निर्माण के लिए इसका वास्तविक मतलब

हालाँकि 90% लागत में कमी का आंकड़ा चौंकाने वाला है, लेकिन इस सफलता के दायरे को समझना महत्वपूर्ण है। प्रिनानो की घोषणा विशेष रूप से फोटोनिक चिप्स को लक्षित करती है—यानी वे घटक जो LiDAR, ऑप्टिकल संचार और उन्नत सेंसरों में उपयोग होते हैं—न कि स्मार्टफोन या AI एक्सेलेरेटर में इस्तेमाल होने वाले अत्याधुनिक लॉजिक प्रोसेसर्स को ।

फोटोनिक चिप्स के लिए आवश्यक फीचर का आकार उन 3 नैनोमीटर से कम के नोड्स की तुलना में कम सख्त होता है, जिनके लिए एक्सट्रीम अल्ट्रावॉयलेट (EUV) लिथोग्राफी की ज़रूरत पड़ती है। NIL इन आवश्यकताओं के लिए पूरी तरह उपयुक्त है, लेकिन यह फिलहाल सबसे उन्नत लॉजिक निर्माण में EUV के प्रत्यक्ष प्रतिस्थापन के रूप में तैनात नहीं है।

टेक शीत युद्ध में एक रणनीतिक जवाबी चाल

इस विकास का महत्व एक उत्पाद घोषणा से कहीं अधिक है। प्रिनानो, जो जापान की कैनन के बाद सेमीकंडक्टर-ग्रेड NIL सिस्टम का व्यावसायीकरण करने वाली पहली कंपनी बनी, पश्चिमी लिथोग्राफी उपकरणों का एक घरेलू विकल्प तैयार करने में विधिपूर्वक जुटी हुई है ।

अगस्त 2025 में, कंपनी ने अपना पहला स्व-विकसित PL-SR स्टेप-एंड-रिपीट नैनोइम्प्रिंट सिस्टम एक घरेलू विशेष ग्राहक को सौंपा। उस सिस्टम ने कथित तौर पर 10 नैनोमीटर से कम की लाइन चौड़ाई हासिल की और मेमोरी चिप्स, सिलिकॉन-आधारित माइक्रोडिस्प्ले और उन्नत पैकेजिंग के लिए आरएंडडी सत्यापन पूरा किया ।

जून 2026 की घोषणा उसी नींव पर आधारित है, जो यह प्रदर्शित करती है कि तकनीक अनुसंधान से निकलकर मान्य, स्केलेबल विनिर्माण की ओर बढ़ सकती है। DUV और EUV उपकरणों पर बढ़ते निर्यात प्रतिबंधों का सामना कर रहे चीनी चिप निर्माताओं के लिए, NIL एक महत्वपूर्ण श्रेणी की चिप्स का उत्पादन पूरी तरह से घरेलू उपकरणों पर करने का एक व्यावहारिक मार्ग प्रदान करता है।

यह सच है कि तकनीक में कुछ ज्ञात व्यापार-बंदी हैं, जिनमें ओवरले प्रिसिज़न और थ्रूपुट से जुड़े सवाल सार्वजनिक रूप से अस्पष्ट बने हुए हैं । लेकिन फोटोनिक चिप्स के लिए, जहाँ अत्यधिक ट्रांजिस्टर घनत्व प्राथमिक लक्ष्य नहीं है, NIL की लागत प्रोफ़ाइल और रिज़ॉल्यूशन पहले से ही पर्याप्त हैं।

प्रिनानो की प्रगति यह संकेत देती है कि वैश्विक सेमीकंडक्टर उपकरण परिदृश्य पर किसी एकाधिकार का राज नहीं है। हालाँकि ASML की EUV मशीनें अत्याधुनिक लॉजिक के लिए अपूरणीय बनी हुई हैं, लेकिन व्यावसायिक रूप से व्यवहार्य NIL उपकरणों का उदय विशेष चिप्स, सेंसरों और ऑप्टिकल उपकरणों के लिए एक समानांतर रास्ता तैयार करता है—एक ऐसा मार्ग जो आपूर्ति श्रृंखलाओं को नया आकार दे सकता है और चिप डिजाइनरों की एक नई पीढ़ी के लिए बाधाओं को कम कर सकता है।

प्रिनानो का दृष्टिकोण, जो उसके मालिकाना PL-AS वैक्यूम-प्रेशर वेफ़र-लेवल NIL उपकरण का उपयोग करता है, मूल रूप से कहीं अधिक सरल है। यह प्रक्रिया कुछ इस प्रकार काम करती है:

• यांत्रिक स्टैम्पिंग: नैनोस्केल सर्किट पैटर्न से उत्कीर्ण एक क्वार्ट्ज़ कम्पोजिट टेम्पलेट को वेफ़र पर लगी एक विशेष प्रतिरोधी परत (रेज़िस्ट) पर सीधे दबाया जाता है। यह यांत्रिक छाप एक ही चरण में पैटर्न को स्थानांतरित कर देती है, ठीक वैसे ही जैसे रिकॉर्ड बनाने के लिए उसे दबाया जाता है, लेकिन नैनोस्केल रिज़ॉल्यूशन पर।
• लागत बढ़ाने वाले कारकों का खात्मा: PL-AS सिस्टम की यांत्रिक संरचना DUV स्कैनर की तुलना में कहीं अधिक सरल है। इसमें किसी जटिल एक्साइमर लेज़र स्रोत, अल्ट्रा-प्रिसाइज़ प्रोजेक्शन ऑप्टिक्स और वैक्यूम अल्ट्रावॉयलेट इलुमिनेशन सिस्टम की ज़रूरत नहीं होती ।
• लंबी आयु वाले उपभोज्य: छाप प्रक्रिया में उपयोग किए जाने वाले क्वार्ट्ज़ कम्पोजिट टेम्पलेट्स का जीवनकाल पारंपरिक DUV फोटोमास्क की तुलना में काफी लंबा होता है, जो समय के साथ प्रति-वेफ़र लागत को और कम करता है ।
• कस्टम डुअल-लेयर रेज़िस्ट सिस्टम: पूरे 8-इंच वेफ़र पर नैनोस्केल एकरूपता प्राप्त करने के लिए, प्रिनानो ने एक मालिकाना दो-परत छाप रेज़िस्ट मटेरियल सिस्टम और वैक्यूम-प्रेशर प्रक्रिया विकसित की। यह नवाचार कार्यात्मक फोटोनिक चिप्स के लिए आवश्यक रिज़ॉल्यूशन पर दोहराए जा सकने योग्य पैटर्निंग के लिए महत्वपूर्ण था ।

इसका परिणाम यह है कि निर्माण लागत पारंपरिक DUV-आधारित प्रक्रिया की तुलना में लगभग 10% रह जाती है । यह बचत मुख्य रूप से उपकरण की नाटकीय रूप से कम लागत और छाप टेम्पलेट्स के विस्तारित जीवनकाल से आती है।

हेडलाइंस से परे: चिप निर्माण के लिए इसका वास्तविक मतलब

हालाँकि 90% लागत में कमी का आंकड़ा चौंकाने वाला है, लेकिन इस सफलता के दायरे को समझना महत्वपूर्ण है। प्रिनानो की घोषणा विशेष रूप से फोटोनिक चिप्स को लक्षित करती है—यानी वे घटक जो LiDAR, ऑप्टिकल संचार और उन्नत सेंसरों में उपयोग होते हैं—न कि स्मार्टफोन या AI एक्सेलेरेटर में इस्तेमाल होने वाले अत्याधुनिक लॉजिक प्रोसेसर्स को ।

फोटोनिक चिप्स के लिए आवश्यक फीचर का आकार उन 3 नैनोमीटर से कम के नोड्स की तुलना में कम सख्त होता है, जिनके लिए एक्सट्रीम अल्ट्रावॉयलेट (EUV) लिथोग्राफी की ज़रूरत पड़ती है। NIL इन आवश्यकताओं के लिए पूरी तरह उपयुक्त है, लेकिन यह फिलहाल सबसे उन्नत लॉजिक निर्माण में EUV के प्रत्यक्ष प्रतिस्थापन के रूप में तैनात नहीं है।

टेक शीत युद्ध में एक रणनीतिक जवाबी चाल

इस विकास का महत्व एक उत्पाद घोषणा से कहीं अधिक है। प्रिनानो, जो जापान की कैनन के बाद सेमीकंडक्टर-ग्रेड NIL सिस्टम का व्यावसायीकरण करने वाली पहली कंपनी बनी, पश्चिमी लिथोग्राफी उपकरणों का एक घरेलू विकल्प तैयार करने में विधिपूर्वक जुटी हुई है ।

अगस्त 2025 में, कंपनी ने अपना पहला स्व-विकसित PL-SR स्टेप-एंड-रिपीट नैनोइम्प्रिंट सिस्टम एक घरेलू विशेष ग्राहक को सौंपा। उस सिस्टम ने कथित तौर पर 10 नैनोमीटर से कम की लाइन चौड़ाई हासिल की और मेमोरी चिप्स, सिलिकॉन-आधारित माइक्रोडिस्प्ले और उन्नत पैकेजिंग के लिए आरएंडडी सत्यापन पूरा किया ।

जून 2026 की घोषणा उसी नींव पर आधारित है, जो यह प्रदर्शित करती है कि तकनीक अनुसंधान से निकलकर मान्य, स्केलेबल विनिर्माण की ओर बढ़ सकती है। DUV और EUV उपकरणों पर बढ़ते निर्यात प्रतिबंधों का सामना कर रहे चीनी चिप निर्माताओं के लिए, NIL एक महत्वपूर्ण श्रेणी की चिप्स का उत्पादन पूरी तरह से घरेलू उपकरणों पर करने का एक व्यावहारिक मार्ग प्रदान करता है।

यह सच है कि तकनीक में कुछ ज्ञात व्यापार-बंदी हैं, जिनमें ओवरले प्रिसिज़न और थ्रूपुट से जुड़े सवाल सार्वजनिक रूप से अस्पष्ट बने हुए हैं । लेकिन फोटोनिक चिप्स के लिए, जहाँ अत्यधिक ट्रांजिस्टर घनत्व प्राथमिक लक्ष्य नहीं है, NIL की लागत प्रोफ़ाइल और रिज़ॉल्यूशन पहले से ही पर्याप्त हैं।

प्रिनानो की प्रगति यह संकेत देती है कि वैश्विक सेमीकंडक्टर उपकरण परिदृश्य पर किसी एकाधिकार का राज नहीं है। हालाँकि ASML की EUV मशीनें अत्याधुनिक लॉजिक के लिए अपूरणीय बनी हुई हैं, लेकिन व्यावसायिक रूप से व्यवहार्य NIL उपकरणों का उदय विशेष चिप्स, सेंसरों और ऑप्टिकल उपकरणों के लिए एक समानांतर रास्ता तैयार करता है—एक ऐसा मार्ग जो आपूर्ति श्रृंखलाओं को नया आकार दे सकता है और चिप डिजाइनरों की एक नई पीढ़ी के लिए बाधाओं को कम कर सकता है।