2D ट्रांजिस्टर अब फैक्ट्री के लिए तैयार: ASML, TSMC और Imec ने 300mm वेफर पर 50nm इंटीग्रेशन हासिल किया

सभी डिवाइस एक ही 300mm सिलिकॉन वेफर पर, एक स्केलेबल इंटीग्रेशन प्रवाह का उपयोग करके बनाए गए थे जो बैक-एंड प्रोसेसिंग के अनुकूल है । टंगस्टन-आधारित pFET सामग्रियों का चयन विशेष रूप से उल्लेखनीय है, क्योंकि imec ने पहले IEDM 2025 में मोनोलेयर WSe₂ का उपयोग करके रिकॉर्ड-तोड़ pFET प्रदर्शन की सूचना दी थी, जिसमें ड्राइव करंट 690µA/µm जितना ऊंचा था ।

मुख्य आंकड़ा: 50nm कॉन्टैक्टेड पॉली पिच

शीर्ष मापदंड है nFET और pFET दोनों डिवाइसों के लिए हासिल की गई 50nm CPP । चिप निर्माण में, कॉन्टैक्टेड पॉली पिच ट्रांजिस्टर घनत्व के सबसे महत्वपूर्ण उपायों में से एक है और यह सीधा संकेतक है कि आप किसी लॉजिक प्रक्रिया को कितनी आक्रामकता से छोटा कर सकते हैं।

इसे परिप्रेक्ष्य में रखने के लिए: आज उद्योग के अग्रणी सिलिकॉन नोड्स (जैसे 3nm या 2nm तकनीक) 50nm से कम पिच पर काम करते हैं। 300mm वेफर पर 50nm CPP पर 2D-सामग्री ट्रांजिस्टर का प्रदर्शन यह साबित करता है कि ये अनोखे पदार्थ न केवल छोटे शोध नमूनों में, बल्कि बड़े पैमाने पर उत्पादन (हाई-वॉल्यूम फैब) में उपयोग होने वाले उसी वेफर प्रारूप पर समान स्तर पर खेल सकते हैं ।

एक ही इंटीग्रेशन प्रवाह में तीन मील के पत्थर

संयुक्त कार्य ने तीन विशिष्ट, मापने योग्य परिणाम हासिल किए जो पिछले 2D सामग्री अनुसंधान से एक स्पष्ट प्रगति को चिह्नित करते हैं :

1. 300mm वेफर पर 50nm CPP पर विश्व का पहला छोटा किया गया nFET और pFET डिवाइस।
2. दोनों ट्रांजिस्टर ध्रुवताओं (polarities) ने शून्य गेट वोल्टेज (Vg=0V) पर बेहद कम ऑफ-स्टेट करंट (Ioff) प्रदर्शित किया।
3. WSe₂ चैनलों का उपयोग करने वाले pFET का प्रदर्शन रिकॉर्ड-सेटिंग प्रयोगशाला-स्तरीय डिवाइसों के स्तर के करीब पहुंच गया, जो इस इंटीग्रेशन दृष्टिकोण द्वारा सामग्री की गुणवत्ता को संरक्षित करने की पुष्टि करता है।

इसके अतिरिक्त, CMOS-जैसी इंटीग्रेशन विधि ने पूरे वेफर पर 94% तक क्रियाशील ट्रांजिस्टर (जिन्हें Imax/Imin > 10⁵ के रूप में परिभाषित किया गया) प्रदान किए, जो इस बात की पुष्टि करता है कि यह प्रक्रिया मजबूत और स्थिर दोनों है ।

वह प्रक्रिया जिसने इसे संभव बनाया

प्रयोगशाला से कारखाने (Fab) तक इस छलांग को किसने संभव बनाया? संघ ने एक नया इंटीग्रेशन दृष्टिकोण विकसित किया जो विशेष रूप से ट्रांज़िशन मेटल डाइकल्कोजेनाइड्स (TMDs) के लिए डिज़ाइन किया गया था, यह 2D सामग्रियों का वह वर्ग है जिसका उपयोग ट्रांजिस्टर चैनलों के लिए किया जाता है । इस प्रवाह में कई प्रमुख प्रक्रिया मॉड्यूल शामिल हैं जो औद्योगिक व्यवहार्यता के लिए महत्वपूर्ण हैं :

• 50nm पिच के लिए आवश्यक छोटे फीचर को पैटर्न करने हेतु EUV (एक्सट्रीम अल्ट्रावॉयलेट) लिथोग्राफी।
• पूर्ण वेफर के लिए उपयुक्त TMD सामग्री स्थानांतरण तकनीक।
• गेट स्टैक के लिए हाई-k डाइइलेक्ट्रिक इंटीग्रेशन।
• चैनल आइसोलेशन और उन्नत रासायनिक-यांत्रिक प्लैनराइज़ेशन (CMP) चरण।

मानक सेमीकंडक्टर प्रक्रिया उपकरणों का अनुरूप 2D-सामग्री हैंडलिंग के साथ यह संयोजन ही है जो इस परिणाम को एक वास्तविक विनिर्माण सफलता बनाता है, न कि केवल एक भौतिकी विज्ञान का प्रदर्शन।

एक साथ दो बाधाएं टूटीं

2D ट्रांजिस्टरों को लॉजिक चिप्स में कभी भी सिलिकॉन की जगह लेने के लिए, उद्योग को दो मूलभूत चुनौतियों को पार करना था । पहली, किसी को एक पूर्ण इंटीग्रेशन प्रवाह बनाने की आवश्यकता थी जो 300mm वेफर पर काम करे—जो आधुनिक चिप उत्पादन का मानक है। दूसरी, उस प्रवाह को समान तंग आयामों पर n-टाइप और p-टाइप दोनों डिवाइसों के लिए काम करना था, क्योंकि CMOS लॉजिक के लिए पूरक जोड़ों की आवश्यकता होती है।

ASML-TSMC-imec का कार्य एक ही प्रदर्शन में दोनों बाधाओं को पार करता है। TMD-आधारित डिवाइसों पर imec के लंबे शोध, ASML की लिथोग्राफी क्षमताओं और TSMC की निर्माण विशेषज्ञता को मिलाकर, समूह ने दिखाया कि 2D मटेरियल ट्रांजिस्टर भविष्य के लॉजिक नोड्स के लिए आवश्यक पिच के साथ, बड़े पैमाने पर बनाए जा सकते हैं ।

सिलिकॉन के बाद के रोडमैप में इसकी जगह

यह कोई एकबारगी प्रयोग नहीं है। यह पूरे उद्योग में निरंतर प्रगति की एक लंबी श्रृंखला की परिणति है।

Imec ने 2018 की शुरुआत में ही 2D FET सामग्रियों के 300mm इंटीग्रेशन पर काम शुरू कर दिया था, जब उसने पहली बार पूर्ण आकार के वेफर पर WS₂ की सीधी MOCVD (मेटल-ऑर्गेनिक केमिकल वेपर डिपोजिशन) वृद्धि का प्रदर्शन किया था । 2019 में, अनुसंधान केंद्र ने 30nm तक की चैनल लंबाई वाले अति-सूक्ष्म MoS₂ ट्रांजिस्टर दिखाए । 2020 तक, imec ने औपचारिक रूप से 2D सामग्रियों को अपने लॉजिक स्केलिंग रोडमैप में शामिल कर लिया, और A7 नोड के बाद से इनके आने का अनुमान लगाया ।

हाल ही में, इंटेल फाउंड्री और imec ने अलग-अलग IEDM 2025 में स्रोत/ड्रेन संपर्कों और गेट स्टैक सहित महत्वपूर्ण 2DFET मॉड्यूल के 300mm फैब-कम्पैटिबल इंटीग्रेशन का प्रदर्शन किया । इसी सम्मेलन में, TSMC के साथ imec के सहयोग ने WSe₂ चैनलों पर रिकॉर्ड pFET प्रदर्शन हासिल किया, जिसने 2026 की इस सफलता के लिए भौतिक नींव रखी ।

जून 2026 में प्रकाशित ASML-TSMC-imec का परिणाम इन सभी प्रयासों को एक साथ जोड़ता है, और उत्पादन वेफर पर फैब-प्रासंगिक पिच पर पूरक 2D ट्रांजिस्टर का एक एकल, पूर्ण प्रदर्शन प्रस्तुत करता है। इस इंटीग्रेशन योजना के न केवल इस कार्य में उपयोग की गई TMD सामग्रियों—MoS₂, WS₂, और WSe₂—बल्कि अन्य 2D चैनल सामग्रियों पर भी लागू होने की उम्मीद है ।

आगे क्या है

यह सफलता VLSI 2026 संगोष्ठी में पेपर T1.3 के रूप में प्रकट की गई, जिसका शीर्षक था, “First EUV–enabled Integration Route for 50nm Pitch N and PMOS Transistors with 2D Materials Channel from a 300mm Fab” (300mm फैब से 2D मटेरियल चैनल वाले 50nm पिच N और PMOS ट्रांजिस्टर के लिए पहला EUV-सक्षम इंटीग्रेशन मार्ग) । जबकि डिवाइस की विशेषताएं आशाजनक हैं, यह अभी भी एक शोध प्रदर्शन है, कोई व्यावसायिक उत्पाद नहीं। अभी भी तंग पिचों पर प्रदर्शन और विश्वसनीयता साबित करने की आवश्यकता है, और उद्योग को भविष्य के नोड्स के लिए सटीक 2D सामग्री स्टैक पर मानकीकरण करना बाकी है।

लेकिन इसका महत्व स्पष्ट है: पहली बार, सेमीकंडक्टर उद्योग के पास इस बात का ठोस प्रमाण है कि 2D ट्रांजिस्टर सिलिकॉन के समान विनिर्माण पथ का अनुसरण कर सकते हैं। सिलिकॉन के बाद के लॉजिक की दौड़ अब वास्तविक हो गई है।