हुआवेई का टाऊ स्केलिंग लॉ: कैसे 3D लॉजिकफोल्डिंग अमेरिकी प्रतिबंधों को दरकिनार कर 2031 तक 1.4nm-क्लास चिप्स बनाने का रास्ता दिखाती है

ट्रांजिस्टर को छोटा करने से लेकर समय को कम करने तक

टाऊ स्केलिंग लॉ के पीछे मूल विचार प्रगति के मुख्य मीट्रिक के रूप में τ (टाऊ), यानी सिग्नल प्रसारण समय, पर ध्यान केंद्रित करना है । डिवाइस, सर्किट, चिप्स और पूरे सिस्टम के माध्यम से सिग्नल के प्रवाह को बेहतर बनाकर, हुआवेई का दावा है कि वह मौजूदा मैन्युफैक्चरिंग नोड्स से अधिक प्रदर्शन और दक्षता हासिल कर सकती है।

यह इसलिए मायने रखता है क्योंकि मूर का नियम, जो लंबे समय तक लिथोग्राफी में प्रगति के माध्यम से हर 18 से 24 महीनों में ट्रांजिस्टर घनत्व को दोगुना करने पर निर्भर था, भौतिक और आर्थिक सीमाओं के कारण वैश्विक स्तर पर धीमा पड़ रहा है । हुआवेई टाऊ को इस उत्तराधिकारी सिद्धांत के रूप में पेश कर रही है जो उसकी प्रतिबंधों वाली वास्तविकता के भीतर काम करता है ।

लॉजिकफोल्डिंग: प्रतिबंधों को चकमा देने की व्यावहारिक रणनीति

लॉजिकफोल्डिंग के बिना टाऊ स्केलिंग लॉ पूरी तरह से एक सैद्धांतिक अभ्यास बनकर रह जाता, यह व्यावहारिक चिप आर्किटेक्चर है जिसकी घोषणा हुआवेई ने इसके साथ ही की । लॉजिक ट्रांजिस्टर के एक ही प्लेन के बजाय, लॉजिकफोल्डिंग कई लेयरों को वर्टिकली स्टैक करता है—अनिवार्य रूप से एक 3D लॉजिक चिप का निर्माण करता है।

हुआवेई की रिपोर्ट के अनुसार, डबल-लेयर लॉजिकफोल्डिंग कार्यान्वयन ट्रांजिस्टर घनत्व को 55% तक बढ़ाता है और पावर दक्षता में 41% का सुधार करता है । गंभीर बात यह है कि यह सब पुराने डीप अल्ट्रावॉयलेट (DUV) लिथोग्राफी उपकरणों का उपयोग करके निर्मित किया जा सकता है, जो कि उन सबसे प्रतिबंधात्मक अमेरिकी प्रतिबंधों के दायरे में नहीं आते जो ASML की EUV मशीनों तक पहुंच को रोकते हैं ।

पहला व्यावसायिक रोडमैप: 2026

• पहली लॉजिकफोल्डिंग चिप्स इस साल के अंत में नए किरिन स्मार्टफोन प्रोसेसर में दिखाई देंगी, जो 238 मिलियन ट्रांजिस्टर प्रति वर्ग मिलीमीटर का दावा किया गया घनत्व हासिल करेंगी ।
• इन चिप्स के हुआवेई की मेट 90 सीरीज़ के स्मार्टफोन्स में डेब्यू करने की उम्मीद है ।

दीर्घकालिक लक्ष्य: 2031 तक 1.4nm के बराबर

• तीन लेयरों को स्टैक करके, हुआवेई का अनुमान है कि 2031 तक उसकी हाई-एंड चिप्स 1.4-नैनोमीटर प्रक्रिया के बराबर ट्रांजिस्टर घनत्व तक पहुंच जाएंगी ।
• यह उसे चिप निर्माण की वैश्विक सीमा के करीब खड़ा कर देगा, जहां TSMC, सैमसंग और इंटेल के इस दशक के अंत तक होने की उम्मीद है ।
• पूरा रोडमैप केवल DUV लिथोग्राफी के साथ हासिल करने योग्य बनाया गया है ।

चीन की सेमीकंडक्टर आत्मनिर्भरता के लिए सामरिक महत्व

इस घोषणा को तुरंत सिर्फ एक उत्पाद रोडमैप से अधिक के रूप में पढ़ा गया। विश्लेषकों ने इसे चीन के सेमीकंडक्टर क्षेत्र के लिए एक संभावित "डीपसीक मोमेंट" के रूप में वर्णित किया—एक आर्किटेक्चरल सफलता जो अमेरिकी हार्डवेयर नाकेबंदी को केवल सहने के बजाय उसे दरकिनार करने का प्रयास करती है ।

कई कारक इसके सामरिक महत्व को बढ़ाते हैं:

• पहला चीनी वैश्विक ढांचा: चीनी राज्य मीडिया ने इस बात पर प्रकाश डाला कि यह पहली बार है जब चीन ने पश्चिमी कंपनियों और संघों द्वारा निर्धारित रोडमैप का अनुसरण करने के बजाय, वैश्विक सेमीकंडक्टर उद्योग के लिए एक मार्गदर्शक सिद्धांत प्रस्तावित किया है ।
• स्मार्टफोन और AI में दोहरा उपयोग: टाऊ स्केलिंग लॉ और लॉजिकफोल्डिंग को उपभोक्ता किरिन स्मार्टफोन SoCs और हुआवेई के असेंड AI एक्सेलेरेटर्स दोनों को बेहतर बनाने के लिए डिज़ाइन किया गया है, जो सीधे घरेलू AI चिप बाजार को लक्षित करता है जहां वर्तमान में एनवीडिया की मजबूत स्थिति है ।
• आत्मनिर्भर चिप इकोसिस्टम का मील का पत्थर: यह घोषणा बीजिंग के एक घरेलू चिप इकोसिस्टम बनाने के व्यापक प्रयास को मजबूत करती है जो विदेशी लिथोग्राफी उपकरणों पर निर्भर न हो, एक ऐसा लक्ष्य जिसे विफल करने के लिए अमेरिकी प्रतिबंधों को डिज़ाइन किया गया था ।

हुआवेई ने कहा कि उसने पहले ही टाऊ स्केलिंग लॉ के सिद्धांतों के आधार पर 381 चिप्स को डिज़ाइन और बड़े पैमाने पर उत्पादित किया है ।

हुआवेई ने अभी तक क्या नहीं दिखाया है

इस घोषणा ने दुनिया भर में सुर्खियाँ बटोरीं, लेकिन महत्वपूर्ण चेतावनियाँ अभी भी बनी हुई हैं। हुआवेई ने सम्मेलन में स्वतंत्र प्रदर्शन डेटा या सत्यापित बेंचमार्क प्रदान नहीं किए ।

समतुल्य घनत्व, समतुल्य प्रदर्शन नहीं है
ट्रांजिस्टर घनत्व चिप के प्रदर्शन का केवल एक चर है। 3D स्टैकिंग के माध्यम से 1.4nm के बराबर ट्रांजिस्टर संख्या हासिल करना स्वचालित रूप से TSMC या सैमसंग द्वारा एक एडवांस्ड प्रक्रिया पर निर्मित सच्चे 1.4nm नोड की पावर विशेषताओं, क्लॉक स्पीड, थर्मल व्यवहार या मैन्युफैक्चरिंग यील्ड के बराबरी नहीं करता ।

वर्टिकल स्टैकिंग की थर्मल चुनौतियाँ
लॉजिक लेयरों को स्टैक करना महत्वपूर्ण थर्मल डिसिपेशन जटिलता पेश करता है। 3D स्टैक के बीच में उत्पन्न गर्मी को निकालना कठिन होता है, और प्रदर्शन को बिना रोके या विश्वसनीयता को कम किए इसे प्रबंधित करना सभी 3D-इंटीग्रेटेड डिज़ाइनों के लिए एक ज्ञात इंजीनियरिंग बाधा है ।

महत्वाकांक्षी समय-सीमा, अमान्य यील्ड
2026 में एक सिद्ध डबल-लेयर चिप से 2031 तक एक उच्च-यील्ड ट्रिपल-लेयर व्यावसायिक उत्पाद तक जाना एक आक्रामक समय-सीमा है। बाहरी विश्लेषकों ने अभी तक यह मान्य नहीं किया है कि दावा किया गया घनत्व, पावर और यील्ड लक्ष्य निर्धारित समय पर प्राप्त किए जा सकते हैं या नहीं ।

अमेरिका-चीन चिप युद्ध में एक निर्णायक मोड़

चाहे हुआवेई हर मील के पत्थर को समय पर हासिल करे या न करे, टाऊ स्केलिंग लॉ और लॉजिकफोल्डिंग घोषणा एक महत्वपूर्ण सामरिक बदलाव का संकेत देती है। प्रतिबंधों के हटने या घरेलू EUV क्षमता के परिपक्व होने की प्रतीक्षा करने के बजाय, हुआवेई अर्धचालक प्रगति की परिभाषा को उन शर्तों पर फिर से लिखने का प्रयास कर रही है जिन्हें उसके उपलब्ध उपकरण पूरा कर सकते हैं ।

यदि यह दृष्टिकोण वास्तविक दुनिया के उत्पादों में प्रतिस्पर्धी परिणाम देता है, तो यह एक नए आर्किटेक्चरल पथ को मान्य कर सकता है जिसका अनुसरण अन्य प्रतिबंधित चीनी कंपनियां भी करेंगी—और संभावित रूप से चीन के बाहर भी, ज्यामितीय स्केलिंग के अंत के लिए वैश्विक उद्योग की प्रतिक्रिया को प्रभावित कर सकती है।