VLSI 2026: सैमसंग की ऊर्ध्वाधर छलांग – 42nm गेट पिच वाले पहले 3D स्टैक्ड ट्रांजिस्टर के अंदर की कहानी

सैमसंग का नवाचार इस समस्या को पूरी तरह से दरकिनार करना है। NMOS और PMOS ट्रांजिस्टर को एक-दूसरे के बगल में रखने के बजाय, नया 3DSFET आर्किटेक्चर उन्हें लंबवत रूप से ढेर करता है। इसका मतलब है कि दो प्रकार के ट्रांजिस्टर के बीच महत्वपूर्ण आइसोलेशन परत एक ऊर्ध्वाधर संरचना बन जाती है, जो चिप पर कोई अतिरिक्त सतह क्षेत्र नहीं लेती है। सिद्धांत रूप में, यह दृष्टिकोण क्षैतिज आइसोलेशन की सीमाओं के खिलाफ धकेले बिना, समान फुटप्रिंट के भीतर ट्रांजिस्टर घनत्व को दोगुना कर सकता है ।

मुख्य नवाचार: ट्रिपल-स्टैक्ड नैनोशीट और 42nm का रिकॉर्ड

इस ऊर्ध्वाधर दृष्टिकोण का व्यावहारिक कार्यान्वयन भौतिक विज्ञान और सटीक इंजीनियरिंग का एक करतब है। सैमसंग की टीम ने केवल दो साधारण ट्रांजिस्टर को एक-दूसरे के ऊपर नहीं रखा। उनका 3DSFET ऊपरी (पी-टाइप) और निचले (एन-टाइप) दोनों ट्रांजिस्टर के लिए ट्रिपल-स्टैक्ड नैनोशीट चैनलों का उपयोग करता है, यानी एक ही वेफर पर कुल छह नैनोशीट। यह 3डी स्टैक्ड एफईटी या कॉम्प्लिमेंट्री एफईटी (CFET) में अब तक प्रदर्शित स्टैक्ड नैनोशीट्स की सबसे बड़ी संख्या है । नैनोशीट आर्किटेक्चर पहले से ही करंट पर बेहतर इलेक्ट्रोस्टैटिक नियंत्रण प्रदान करता है, और इसे ऊर्ध्वाधर स्टैकिंग के साथ जोड़ना प्रदर्शन और बिजली दक्षता के लिए एक शक्तिशाली तालमेल बनाता है।

इसे हासिल करने के लिए, इंजीनियरों को विद्युत आइसोलेशन की महत्वपूर्ण चुनौती को हल करना था। ऊर्ध्वाधर रूप से आसन्न ट्रांजिस्टर को स्वतंत्र रूप से कार्य करने के लिए एक आदर्श इंसुलेटिंग बैरियर की आवश्यकता होती है। टीम ने ऊपरी और निचले उपकरणों के बीच एक उच्च-गुणवत्ता वाली इंटरमीडिएट डाइइलेक्ट्रिक परत पेश की। यह ऊर्ध्वाधर इंसुलेटर वह कुंजी है जो सघन एकीकरण को अनलॉक करती है, उस क्रॉसस्टॉक को समाप्त करती है जो अन्यथा डिजाइन को गैर-कार्यात्मक बना देता ।

इसका परिणाम 42nm की गेट पिच वाला एक पूरी तरह से संचालन योग्य उपकरण है, जो सार्वजनिक रिकॉर्ड पर सबसे छोटा है। सैमसंग की लॉजिक टीडी टीम के विशेषज्ञ वुख्युन क्वोन ने स्पष्ट किया कि जहां पिछले शोध ने छोटे आयामों की सूचना दी है, वहीं 42nm का आंकड़ा निर्मित ट्रांजिस्टर संरचना में अब तक हासिल किया गया सबसे छोटा है ।

पुरस्कार-विजेता मान्यता

इस काम के महत्व को दुनिया के शीर्ष तीन सेमीकंडक्टर सम्मेलनों में से एक, वीएलएसआई सिम्पोजियम में अकादमिक और उद्योग समुदाय द्वारा तुरंत पहचाना गया। डोंगहून ह्वांग और सहयोगियों द्वारा लिखित और "First Demonstration of 3D Stacked FETs at Gate Pitch of 42 nm Featuring Triple Stacked Nanosheet Channels for Advanced Logic Applications" शीर्षक वाले इस पेपर ने 10 में से 8.29 का समीक्षा स्कोर हासिल किया, जो सभी प्रस्तुतियों में सबसे अधिक था । इस असाधारण स्कोर ने इसे सर्वश्रेष्ठ पेपर पुरस्कार और संगोष्ठी के प्रौद्योगिकी हाइलाइट दोनों का पदनाम दिलाया ।

AI और HPC चिप्स के लिए आगे की राह

सैमसंग 3DSFET आर्किटेक्चर को भविष्य के उच्च-प्रदर्शन वाले लॉजिक सेमीकंडक्टरों के लिए एक आधारभूत तकनीक के रूप में देखता है, विशेष रूप से अगली पीढ़ी के एआई और उच्च-प्रदर्शन कंप्यूटिंग (HPC) अनुप्रयोगों की चरम मांगों को लक्षित करते हुए जहां ट्रांजिस्टर घनत्व एक महत्वपूर्ण प्रदर्शन लीवर है ।

हालाँकि, इसे उत्पाद घोषणा के बजाय एक स्मारकीय अवधारणा के प्रमाण के रूप में देखना आवश्यक है। यह काम वर्तमान में प्रदर्शन चरण में मौजूद है। सैमसंग की लॉजिक टीडी टीम ने कहा है कि वह अंततः व्यावसायीकरण के लक्ष्य के साथ अनुसंधान जारी रखेगी, लेकिन बड़े पैमाने पर उत्पादन की कोई समय-सीमा निर्दिष्ट नहीं की गई है। इस एकल-उपकरण प्रदर्शन को उच्च-उपज, बड़े पैमाने पर निर्माण योग्य प्रक्रिया में बदलने के लिए महत्वपूर्ण विकास शेष है । आगे की लंबी राह के बावजूद, सैमसंग ने इस सवाल का एक ठोस और मान्य उत्तर प्रदान किया है कि नैनोशीट युग के बाद क्या आता है: ऊपर जाना।