Nvidia Feynman के लिए TSMC को सिर्फ नए चिप्स नहीं, पूरी मैन्युफैक्चरिंग चेन तैयार करनी होगी

बताई गई प्रोसेस तकनीक TSMC की A16 है, जिसे कवरेज में उन्नत 2nm-क्लास या 1.6nm-क्लास प्रक्रिया बताया गया है। यानी Feynman कथित तौर पर N2 परिवार को बीच की पीढ़ी के रूप में अपनाने के बजाय सीधे A16 पर जा सकता है।

ऐसे संयोजन से चिप घनत्व बढ़ाने और बड़े AI क्लस्टरों में बिजली खपत तथा सिग्नल-इंटीग्रिटी से जुड़ी चुनौतियों को संभालने में मदद मिल सकती है। लेकिन उपलब्ध स्रोत Feynman के अंतिम प्रदर्शन या बैंडविड्थ के सत्यापित आंकड़े नहीं देते। इसलिए सटीक प्रदर्शन दावों को अभी पक्के उत्पाद विनिर्देश नहीं माना जाना चाहिए।

TSMC को किन स्तरों पर क्षमता बढ़ानी होगी?

Feynman की संभावित जरूरत केवल अधिक अत्याधुनिक वेफर बनाने तक सीमित नहीं है। TSMC को एक साथ कई विनिर्माण परतों का समन्वय करना होगा:

• A16 लॉजिक उत्पादन: TSMC को A16 प्रक्रिया की यील्ड और वॉल्यूम क्षमता उस स्तर तक ले जानी होगी, जो Nvidia के बड़े पैमाने के प्लेटफॉर्म के लिए जरूरी होगी। रिपोर्टें A16 को Feynman की अपेक्षित प्रक्रिया बताती हैं, लेकिन ग्राहक आवंटन और अंतिम उत्पादन विवरण की पुष्टि नहीं हुई है।
• SoIC 3D एकीकरण: अधिक संख्या में लंबवत स्टैक किए गए चिपलेट्स के लिए SoIC थ्रूपुट, बॉन्डिंग, टेस्टिंग, थर्मल मैनेजमेंट और यील्ड नियंत्रण में बड़ा विस्तार चाहिए होगा।
• HBM और 2.5D पैकेजिंग: प्लेटफॉर्म में 3D एकीकरण को HBM और CoWoS या उससे आगे की एडवांस्ड-पैकेजिंग प्रक्रियाओं के साथ जोड़े जाने की उम्मीद है। हालांकि, रिपोर्टिंग Feynman के अंतिम पैकेज कॉन्फिगरेशन को स्थापित नहीं करती।
• CPO निर्माण: ऑप्टिकल इंजन और स्विचिंग सिलिकॉन को केवल प्रदर्शन के लिए नहीं, बल्कि भरोसेमंद उत्पादन प्रणाली के रूप में एकीकृत और टेस्ट करना होगा। Nvidia के CPO उत्पादों की सिलिकॉन-फोटोनिक्स और पैकेजिंग चेन में TSMC की भूमिका बताई गई है।

इसका रणनीतिक अर्थ यह है कि पैकेजिंग क्षमता Nvidia के रोडमैप में ट्रांजिस्टर क्षमता जितनी महत्वपूर्ण हो सकती है। फैब अत्याधुनिक लॉजिक बना सकता है, लेकिन पूरा AI प्लेटफॉर्म तभी तैयार होगा जब डाई, मेमोरी और ऑप्टिकल कनेक्शन को स्वीकार्य यील्ड, बिजली खपत और विश्वसनीयता के साथ जोड़ा जा सके।

SoIC क्षमता: 20,000 से 50,000 वेफर प्रति माह तक?

सप्लाई-चेन रिपोर्टों में TSMC की SoIC क्षमता बढ़ाने की तेज योजना का उल्लेख है। पहले बताए गए लक्ष्यों में 2026 के दौरान लगभग 10,000 से 15,000 SoIC वेफर प्रति माह और 2026 के अंत तक 20,000 वेफर प्रति माह की क्षमता शामिल थी। नया रिपोर्टेड लक्ष्य 2027 के अंत तक करीब 50,000 वेफर प्रति माह का है।

यदि यह लक्ष्य हासिल होता है, तो 2026 के अंत के 20,000 वेफर वाले लक्ष्य की तुलना में अगले वर्ष क्षमता 2.5 गुना हो जाएगी। रिपोर्टों के मुताबिक, यह मांग केवल Nvidia से नहीं, बल्कि AMD और अन्य एडवांस्ड-पैकेजिंग ग्राहकों से भी जुड़ी है। इसलिए पूरी क्षमता Feynman के लिए आरक्षित हो, यह जरूरी नहीं है।

यहां एक महत्वपूर्ण सावधानी भी है: ये रिपोर्टेड प्लानिंग आंकड़े हैं, Nvidia को मिली पुष्टि की गई क्षमता-आवंटन नहीं। इसके अलावा, ये वेफर क्षमता दर्शाते हैं, तैयार Feynman सिस्टम की संख्या नहीं। वास्तविक उत्पाद उत्पादन डाई के आकार, पैकेज डिजाइन, यील्ड और अंतिम टेस्टिंग पर निर्भर करेगा।

AP7 और AP8: पैकेजिंग विस्तार का केंद्र

रिपोर्टेड निर्माण विस्तार का केंद्र TSMC की चियाई स्थित AP7 और Southern Taiwan Science Park में स्थित AP8 सुविधाएं हैं।

AP7 को आठ चरणों वाली परियोजना बताया गया है। रिपोर्टिंग के अनुसार शुरुआती चरणों में उपकरण लगाने का काम शुरू हो चुका है, जबकि बाद के चरण परमिट और योजना के अलग-अलग स्तरों पर हैं। ग्राहक की जरूरत के आधार पर इस सुविधा में SoIC, CoWoS और CPO से जुड़ी उन्नत पैकेजिंग तकनीकें लगाई जा सकती हैं।

AP8 को P1 से P3 तक तीन चरणों वाली परियोजना बताया गया है, जिसका फोकस CoWoS जैसी एडवांस्ड पैकेजिंग पर है। सार्वजनिक रिपोर्टें हर चरण की कमीशनिंग तारीखों के बारे में इतनी विश्वसनीय जानकारी नहीं देतीं कि उन्हें पक्की उत्पादन समयसीमा माना जा सके।

मुख्य बात समय का तालमेल है। किसी नए AI एक्सेलरेटर के बड़े पैमाने पर उत्पादन में जाने से काफी पहले पैकेजिंग संयंत्रों, उपकरणों और यील्ड-क्वालिफिकेशन की योजना बनानी पड़ती है। यदि Feynman का लक्ष्य 2028 की दूसरी छमाही है, तो क्षमता और योग्यता से जुड़े फैसले कई वर्ष पहले लेने होंगे।

Rubin का उत्पादन बढ़ाते हुए Feynman की तैयारी

यह बदलाव एक पीढ़ी के खत्म होने के बाद दूसरी शुरू होने जैसा सीधा संक्रमण नहीं है। Nvidia कथित तौर पर Vera Rubin को बड़े पैमाने पर उत्पादन में ला रही है और साथ ही अपने शोध तथा सप्लाई-चेन संसाधनों को Feynman की ओर मोड़ रही है। Nvidia की आधिकारिक सामग्री Vera Rubin को फुल प्रोडक्शन में प्रवेश करता हुआ बताती है, जबकि उद्योग रिपोर्टें Feynman को 2028 की दूसरी छमाही के लिए रखती हैं।

इस समानांतर तैयारी से Nvidia को उत्पादों की नियमित गति बनाए रखने में मदद मिल सकती है। लेकिन TSMC और उसके सप्लायर्स पर बोझ भी बढ़ेगा: उन्हें मौजूदा Rubin मांग पूरी करने के साथ-साथ नई प्रक्रिया, अधिक जटिल पैकेजिंग, ऑप्टिकल घटकों और संबंधित सामग्रियों को Feynman के लिए योग्य बनाना होगा।

Nvidia का CPO स्विच: आगे की दिशा का संकेत

Nvidia का Spectrum-X Ethernet Photonics प्लेटफॉर्म उस दिशा का शुरुआती उदाहरण देता है, जिस ओर Feynman के जाने की रिपोर्ट है। इस डिजाइन में CPO को स्विचिंग ASIC के सीधे करीब पैकेज किया जाता है, जिससे हाई-स्पीड सिग्नलों को लंबी इलेक्ट्रिकल कनेक्शन दूरी तय नहीं करनी पड़ती। Nvidia के अनुसार, यह प्लेटफॉर्म सेमीकंडक्टर और सिस्टम इकोसिस्टम के बीच सह-विकास के जरिए उत्पादन तक पहुंच चुका है।

Nvidia Spectrum-X Ethernet Photonics को 200G प्रति लेन वाला CPO Ethernet सिस्टम बताती है और अपनी उत्पाद सामग्री में 409.6 Tb/s तक की बैंडविड्थ सूचीबद्ध करती है। उत्पाद पेज पर इसकी उपलब्धता 2026 की दूसरी छमाही में बताई गई है, जबकि उद्योग रिपोर्टों में चुनिंदा साझेदारों को शिपमेंट और वॉल्यूम उत्पादन की दिशा में बढ़ने का उल्लेख है।

रिपोर्टेड सप्लाई चेन में TSMC की भूमिका सिलिकॉन-फोटोनिक्स निर्माण और Foxconn की भूमिका तैयार स्विच-सिस्टम असेंबली की बताई गई है। चिप-स्तरीय पैकेजिंग, टेस्टिंग, लेजर और ऑप्टिकल सब-असेंबली के लिए अन्य साझेदार भी शामिल हैं।

CPO इसलिए महत्वपूर्ण है क्योंकि बड़े AI क्लस्टर केवल GPU की कंप्यूटिंग क्षमता से सीमित नहीं होते। सिस्टम बढ़ने पर नेटवर्क की बिजली खपत, बैंडविड्थ, इलेक्ट्रिकल पहुंच और सिग्नल-इंटीग्रिटी भी कुल प्रदर्शन पर असर डाल सकती है। CPO इस स्केल-आउट समस्या के एक हिस्से को संबोधित करने का प्रयास है, हालांकि उत्पादन मात्रा, विश्वसनीयता और ग्राहकों के वास्तविक इस्तेमाल की परीक्षा अभी भी महत्वपूर्ण रहेगी।

2028 के AI इंफ्रास्ट्रक्चर के लिए इसका मतलब

Feynman का कथित डिजाइन दिखाता है कि AI हार्डवेयर क्षमता की योजना अब केवल चिप बनाने तक सीमित नहीं रहेगी। Nvidia का रोडमैप किसी उत्पाद के बाजार में आने से पहले ही TSMC के पूंजीगत निवेश को प्रभावित कर सकता है, क्योंकि इसमें लॉजिक, मेमोरी एकीकरण, 3D स्टैकिंग, ऑप्टिकल पैकेजिंग, उपकरण और टेस्टिंग—सभी में समन्वित निवेश की जरूरत है।

तीन बातें खास तौर पर सामने आती हैं:

1. एडवांस्ड पैकेजिंग रणनीतिक बाधा बन सकती है। SoIC क्षमता को 2026 के अंत के 20,000 से 2027 के अंत तक 50,000 वेफर प्रति माह तक ले जाने की रिपोर्टेड योजना बताती है कि 3D एकीकरण क्षमता अत्याधुनिक वेफर आपूर्ति जितनी ही महत्वपूर्ण हो सकती है।
2. सप्लायर इकोसिस्टम Nvidia की उत्पाद गति से और मजबूती से जुड़ रहा है। संयंत्रों और उपकरणों की तैयारी पहले करनी होगी, क्योंकि एक्सेलरेटर पीढ़ी की शिपिंग शुरू होने के बाद पैकेजिंग क्षमता तुरंत नहीं जोड़ी जा सकती।
3. क्लाउड ऑपरेटरों को पूरे AI सिस्टम में निवेश करना होगा। 2028 के दौर के AI विस्तार में केवल एक्सेलरेटर नहीं, बल्कि HBM-सुसज्जित सिस्टम, एडवांस्ड पैकेज, ऑप्टिकल नेटवर्क, बिजली आपूर्ति और कूलिंग भी जरूरी होंगे। यह रिपोर्टेड तकनीकी दिशा से निकला निष्कर्ष है, क्लाउड खर्च का आधिकारिक पूर्वानुमान नहीं।

इसलिए Feynman केवल Nvidia की भविष्य की चिप का नाम नहीं, बल्कि पूरी सप्लाई चेन के लिए एक संकेत है। यदि रिपोर्टें सही साबित होती हैं, तो Nvidia TSMC से ऐसी समन्वित मैन्युफैक्चरिंग क्षमता चाहती है जिसमें A16 लॉजिक, SoIC स्टैकिंग, HBM एकीकरण और CPO नेटवर्किंग एक साथ परिपक्व हों। अगली बड़ी बाधा सबसे छोटा ट्रांजिस्टर नहीं, बल्कि विशाल AI सिस्टम को भरोसेमंद तरीके से जोड़कर बड़े पैमाने पर तैयार करने की क्षमता हो सकती है।